[VHDL编程] fifo8_8

说明：
<李松> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] clock_design

说明：数字钟的verilog代码，quartusII开发环境.-Digital Clock in Verilog code, quartusII development environment.
<屈开> 在 2025-06-21 上传 | 大小：405kb | 下载：0

[VHDL编程] 16bitadder

说明：16位快速加法器verilong实现，很值得一看~
<屈开> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] DDSverilogsource

说明：DDS的VERILOG原代码，请大家多支持-DDS of the Verilog source code, please support the U.S. more than
<屈开> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] DM9000A_IPcose

说明：如题：dm9000aＩＰ核，经过验证，可用-Such as the title: dm9000aIP nuclear, after verification, can be used
<yt> 在 2025-06-21 上传 | 大小：17kb | 下载：0

[VHDL编程] sine

说明：Verilog编程，利用FPGA实现两路正弦波的信号输出，也可以扩展成六路正弦输出-Verilog programming, the use of FPGA realize two sinusoidal output signals can also be extended into a six-way sinusoidal output
<陈剑> 在 2025-06-21 上传 | 大小：4.57mb | 下载：0

[VHDL编程] DDS-320-modu

说明：在采用 320x240 屏的设计实验箱上运行，产生正弦波，调幅调频波形，扫频。-320x240 screen using the design of experiments to run me generate sine wave, AM FM waveforms, sweep.
<hangyinli> 在 2025-06-21 上传 | 大小：1.19mb | 下载：0

[VHDL编程] PWM

说明：利用VHDL语言实现FPGA的PWM输出波形，占空比可控-FPGA using VHDL language realize the PWM output waveform, duty cycle controlled
<王传辉> 在 2025-06-21 上传 | 大小：36kb | 下载：0

[VHDL编程] watchgai

说明：利用FPGA的V4开发板制作的电子表，采用VHDL语言编写-Use of FPGA development board of the V4 produced electronic watches, the use of VHDL language
<王传辉> 在 2025-06-21 上传 | 大小：1.06mb | 下载：0

[VHDL编程] 8255_IO_vhdl

说明：VHDL语言设计 8255并行I/O接口芯片-VHDL Language Design 8255 Parallel I/O interface chip
<weixj> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] adc0809

说明：ADC0809的驱动程序，经实验正确可靠，实用-ADC0809 driver, after the experiment to accurate and reliable, practical
<chenyang> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] UART

说明：输入时钟20M，波特率为9600，实现串口收发功能，通过修改内部分频系数可实现其它波特率的收发-Input clock 20M, the baud rate for 9600, Serial transceiver functions, by modifying the frequency of some other baud rate coefficient can realize the transceiver
<杨启勇> 在 2025-06-21 上传 | 大小：7kb | 下载：1