资源列表
[VHDL编程] fir25
说明:用VDHL写的25阶对称FIR滤波器,在塞克隆3FPGA下验证没有问题(AD采样时钟50Mhz,这个对硬件设计有点要求),里面调用官方乘法器API,要节省资源可以采用CSD编码转换乘法器,可以减少一半以上的资源-VDHL written by a 25th order symmetric FIR filter in Seke Long 3FPGA under verify that no problem (AD sampling clock 50Mhz, this design is a bit<wangjin> 在 2025-07-14 上传 | 大小:1kb | 下载:0
[VHDL编程] traffic-light-FPGA
说明:FPGA做的路*通灯的完整实验,得到了全班最高95分,讲解详细,附工程文件,手把手教您-FPGA do traffic lights at the junction of the complete experiment, the class was up to 95 points, explain in detail, with engineering documents<anbao> 在 2025-07-14 上传 | 大小:2.27mb | 下载:0
[VHDL编程] SingleCycle8bitProcessor
说明:Simple 8-bit Single Cycle Processor in Verilog HDL<Nobunaga Chipotle> 在 2025-07-14 上传 | 大小:8kb | 下载:0
[VHDL编程] ALU_VERILOG_COCOTB
说明:ALU written in Verilog HDL and tester written in python using the cocotb library<Nobunaga Chipotle> 在 2025-07-14 上传 | 大小:3kb | 下载:0
[VHDL编程] SystemVerilog_3.1a
说明:system Verilog language reference manual<彭久涛> 在 2025-07-14 上传 | 大小:2.89mb | 下载:0