资源列表
[VHDL编程] minusself23to0
说明:verilog描述 23:59:59-00:00:00自减计时器 按set键,进入设置,依次是反向计时,小时,分钟,秒设置,然后有进入反向计时, 在方向计时状态,按timmer键,进入计时,在计时状态,按timmer可以暂停和计时切换, 暂停状态,按ADJ,直接清零,设置状态按timmer键或是60秒无外部输入信号,退出设置状态-Verilog descr iption 23:59:59-00:00:00 since by timer set by the key, ent<申刚> 在 2025-09-15 上传 | 大小:2kb | 下载:0
[VHDL编程] HARDWARE-DESIGN-AND-IMPLEMENTATION-ISSUES-ON-A-FPG
说明:这篇论文的中文名字是:基于FPGA的智能摄像机的设计和实现。对于将要开发智能摄像的工程师来说,这篇论文将提供很大的帮助。-Chinese name of this paper is: FPGA-based Intelligent Design and Implementation of the camera. For the development of smart cameras will be engineers, the paper will provide a great help.<陈霄恒> 在 2025-09-15 上传 | 大小:3.13mb | 下载:0