[VHDL编程] adder_4bit

说明：四位加法器，用OrCAD完成，可用于八位乃至十六位加法器的设计原型-four adder with OrCAD completed, can be used for eight or even 16 Adder design prototype
<z9z9> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] SCAN4

说明：四位信号检测器，用OrCAD完成，用于输入信号与机内信号的监测比较-four signal detector, complete with OrCAD for the input signal and the signal for more monitoring
<z9z9> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] conter1

说明：一个VHDL计数器。可进一步改装成实际的计数器使用-a VHDL counter. Can be further converted into actual use of the Counter
<z9z9> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] COUNT100

说明：一个数字计数器，每100秒即输出一个脉冲信号，可用于定时控制-a digital counter, every 100 seconds is a pulse output signal can be used for timing control
<z9z9> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] SHIFTLNE

说明：VHDL下的数字移位器，可作快速2进制乘法用，希望大家喜欢-VHDL under the Digital shifter and can be used for rapid multiplication using two 229 hope you like
<z9z9> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] I60BCD

说明：I60BCD是一个数字钟的显示模块，你也可以把它改装成别的器械显示用-I60BCD is a digital clock display module, you can also modified it into other equipment Display
<z9z9> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] AEScoremodules

说明：AES decoder aes_dec.vhdl AES encoder aes_enc.vhdl Package used by rest of design aes_pkg.vhdl Key Expansion component for AES encoder and decoder key_expansion.vhdl -AES AES encoder decoder aes_dec.vhdl aes_ enc.vhdl Package used by rest
<许茹芸> 在 2025-06-10 上传 | 大小：10kb | 下载：0

[VHDL编程] rs_decoder_31_19_6.tar

说明：Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols. Error correction capability (t) : 6 symbols One symbol represents 5 bit. Uses GF(2^5) with primitive polynomial p(x) = X^5 X^2 + 1 Gene
<许茹芸> 在 2025-06-10 上传 | 大小：14kb | 下载：1

[VHDL编程] duogongnengdianzizhong

说明：具有整点报时功能,整点时响铃5s。具有控制启动和关闭功能。 具有调整起床铃,熄灯铃时间的功能。 具有调整打铃时间长短和间歇时间长短的功能。 -with whole point timekeeping function, the whole point ringing 5s. Have control startup and shutdown functions. Get up with adjustments bell, lights-out bell time function.
<吴声炬> 在 2025-06-10 上传 | 大小：919kb | 下载：0

[VHDL编程] vgactrl

说明：vga控制电路原码。主要有时序产生模块，彩条产生模块和接口模块。改程序主要用状态机来实现，两个计数器来控制状态的翻转。-vga control circuit original code. Sequencers have a major modules of exotic produce modules and interface modules. Procedures in the main state machine to achieve, two counter to the state
<lili> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] xapp935

说明：ddr2 controller, verilog source code from xilinx
<Hubert> 在 2025-06-10 上传 | 大小：339kb | 下载：0

[VHDL编程] 656to601

说明：本程序实现视频图象的CCIR656转换CCIR601格式,使用的环境是Quartus II 4.0-the program CCIR656 video image conversion CCIR601 format, The environment is the use of Quartus II 4.0
<吉克> 在 2025-06-10 上传 | 大小：551kb | 下载：0