[VHDL编程] first4

说明：4人抢答器的硬件描述语言设计，可以下载测试与仿真，通过EDA开发系统进行调试-four Responder hardware descr iption language design, test and can be downloaded simulation, EDA through the development of system debugging
<sunjiacun> 在 2025-06-26 上传 | 大小：131kb | 下载：0

[VHDL编程] hdb3_verilog

说明：modelsim工程，用verilog实现的HDB3编码，以及测试程序testbench-modelsim works with verilog realized HDB3 coding, and testing procedures testbench
<chengroc> 在 2025-06-26 上传 | 大小：22kb | 下载：0

[VHDL编程] fpgadigitalclock

说明：My thesis entitled "fpga digital clock," immature, to enlighten -My thesis entitled "fpga digital clock, "immature, to enlighten
<cm> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA_drives_LED

说明：本压缩文件包含：使用VHDL来实现对LED的静态显示，实现对LED的动态显示。-the compressed file contains : VHDL use of LED to achieve the static, LED to achieve the dynamic display.
<卢吉恩> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] my_design_frequency

说明：
<卢吉恩> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] hanmin

说明：4位汉明编译码源代码。VHDL格式，经过仿真和测试通过，请放心使用。-four Hamming encryption source code. VHDL format, through simulation and test pass, please rest assured that use.
<田军卓> 在 2025-06-26 上传 | 大小：135kb | 下载：0

[VHDL编程] 2006620165231JoY5pZfmvSPHMBQVNp3V

说明：vhdl语言例程100个，专用集成电路（ASIC）设计-vhdl language routines 100, application specific integrated circuit (ASIC) design
<sm> 在 2025-06-26 上传 | 大小：6.33mb | 下载：0

[VHDL编程] MSP430UART

说明：这是MSP430串口编程方面的资料，希望对大家有用。-This is the MSP430 serial programming the information, we hope that the right useful.
<kite_comx> 在 2025-06-26 上传 | 大小：26kb | 下载：0

[VHDL编程] downcnt

说明：倒数计数器，用于各种乘法器的应用，或者其他应用当中-countdown counter, the multiplier used for various applications, or other applications which
<朱盼> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] adder215

说明：有关于加法器的vhdl编程，是用赛灵思的fpga实现的，可以在赛灵思网站上找到更具体的说明-Adder on the vhdl program is the use of the Xilinx fpga achieve. Xilinx website can be found on more specific details of their
<zoujinzhi> 在 2025-06-26 上传 | 大小：8kb | 下载：0

[VHDL编程] SimpleSpi

说明：master spi的源代码（verilog），包括文档，测试程序-master spi the source code (verilog), including documentation, testing procedures
<wood> 在 2025-06-26 上传 | 大小：176kb | 下载：0

[VHDL编程] MyClockTest

说明：这是我电子线路测试的作业，在FPGA板上实现数字钟，（Max2环境）采用VHDL语言编写，非常适合初学者。具备24小时计时，校时，低高音整点报时，定时和多重功能选择的功能。-This is my test of electronic circuits operating at the FPGA board digital clock (Max2 Environment) using VHDL language, very suitable for beginners. 24-hour time,
<blacksun> 在 2025-06-26 上传 | 大小：495kb | 下载：0