[VHDL编程] SRAM@DMA实验

说明：ALTERA NIOS处理器实验，QUARTUS下用VHDL编译成处理器，然后NIOS　SHELL下C 语言运行。实验SRAM和DMA调度-Altera NIOS processor experiments QUARTUS using VHDL compiler into processor, then NIOS SHELL C language runtime. Experimental SRAM and DMA Scheduling
<xf> 在 2025-06-18 上传 | 大小：33kb | 下载：0

[VHDL编程] SPI接口音频Codec实验

说明：ALTERA NIOS处理器，VHDL语言在QUARTUS编译通过，然后有C语言在NIOS SHELL下驱动，实验音频解码-Altera NIOS processor, the QUARTUS VHDL compiler, then the C language under NIOS SHELL-driven, experimental audio decoder
<xf> 在 2025-06-18 上传 | 大小：34kb | 下载：0

[VHDL编程] frequency发生器

说明：vhdl语言实现的频率发生器，可以产生不同的频率-A frequency generator wirriten by VHDL, which can generate different frequecies.
<xf> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog hdl教程135例

说明：浅显易懂的vrilogHDL的程序，可以帮助你迅速上手-Easy and simple VerilogHDL programs to help you to get to the language quickly.
<陈浩东> 在 2025-06-18 上传 | 大小：155kb | 下载：0

[VHDL编程] ASKDASK

说明：ask调制，基于VHDL仿真平台，解调同样给出，此程序经过验证-ask modulation, based on VHDL simulation platform, demodulator is the same, this procedure proven
<we> 在 2025-06-18 上传 | 大小：94kb | 下载：0

[VHDL编程] FSKDFSK

说明：fsk调制与解调，此程序经过验证，可以运用，通讯方面的同学可以用-FSK modulation and demodulation, this procedure has been verified and can use communications students can use
<we> 在 2025-06-18 上传 | 大小：3kb | 下载：1

[VHDL编程] lg

说明：基于fpga的逻辑分析仪可显示八路波形，实时分析八路波形 -they simply based on the logic analyzer can show that the Eighth Route Army waveform, real-time waveform analysis of the Eighth Route Army
<洪强 > 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 基于FPGA的李沙育图形发生器

说明：这是一个用MAX+PLUSII开发FPGA（1K30器件）开发的李沙育图形发生器（硬件描述语言部分）。-This is a development with MAX PLUSII FPGA (1K30 device) developed Lissajous Pattern Generator (hardware descr iption language).
<孔玉> 在 2025-06-18 上传 | 大小：773kb | 下载：0

[VHDL编程] 32位-33M 从模式(target)PCI接口参考设计_lattice

说明：32位/33M 从模式(target)PCI接口参考设计，Lattice提供。由于PCI时序较复杂，此设计仅能供参考-32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only
<陈旭> 在 2025-06-18 上传 | 大小：807kb | 下载：1

[VHDL编程] 8051参考设计_Oregano System 提供_vhdl

说明：8051参考设计，与其他8051的免费IP相比，文档相对较全，Oregano System 提供-8051 reference design, and other free IP in 8051 compared to relatively entire document, Oregano System for
<陈旭> 在 2025-06-18 上传 | 大小：649kb | 下载：0

[VHDL编程] CRC校验参考设计_xilinx_verilog

说明：IEEE 802.3 Cyclic Redundancy Check参考设计，xilinx提供-IEEE 802.3 Cyclic Redundancy Check reference design for Xilinx
<陈旭> 在 2025-06-18 上传 | 大小：88kb | 下载：0

[VHDL编程] CRC校验参考设计_xilinx_vhdl

说明：可配置CRC参考设计 xilinx提供的VHDL-configurable CRC reference design for Xilinx VHDL
<陈旭> 在 2025-06-18 上传 | 大小：48kb | 下载：0