[VHDL编程] vhdl_vga

说明：彩条信号发生器使用说明 使用模块有：VGA接口、脉冲沿模块、时钟源模块。 使用步骤： 1. 打开电源+5V 2. 信号连接，按下表将1K30信号与实际模块连接好。 3. 1K30板连接好并口线，并将程序加载。 4. 将彩色显示器的线与VGA接口连接好。 5. 彩条信号就可以在显示器中产生，通过脉冲沿模块按键MS1可以改变产生彩条的 -color of the signal generator for use with the use of modules : V
<刘浪> 在 2025-06-19 上传 | 大小：93kb | 下载：0

[VHDL编程] vhdl_LED

说明： 点阵显示实验示例使用说明 使用模块有：时钟源模块、点阵显示模块，脉冲沿模块。 使用步骤： 1. 打开电源+5V。 2. 信号连接，按下表将1K30信号与实际模块连接好。 3. 1K30板连接好并口线，并将程序加载 4. 脉冲沿模块的按键MS1为复位清零键，灯灭时有效，点阵块上会显示汉字。 -lattice experimental use of the use of sample modules : clock source modules, dot-matri
<刘浪> 在 2025-06-19 上传 | 大小：326kb | 下载：0

[VHDL编程] Verilog_EXAMPLE

说明：
<sky> 在 2025-06-19 上传 | 大小：374kb | 下载：0

[VHDL编程] ddsall

说明：DDS的vhdl语言源程序实现 该程序可实现1HZ频率步进-DDS source VHDL language to achieve the program can be realized 1HZ frequency Step
<欧阳> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] alu64_struct

说明：六十四位ALU设计源代码，可实现加减，逻辑与，或等多种功能。-64 ALU design source code can be modified to achieve, and logic, or other functions.
<李宁> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 相位差可调的双通道信号发生器的设计

说明：相位差可调的双通道信号发生器的设计,可以作为信号源用-phase difference adjustable dual-channel signal generator, we can use as a signal source
<胡路听> 在 2025-06-19 上传 | 大小：302kb | 下载：0

[VHDL编程] 基于CPLD-FPGA的半整数分频器的设计

说明：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA-based CPLD-half FPGA integer dividers in the design, design for EDA
<胡路听> 在 2025-06-19 上传 | 大小：21kb | 下载：0

[VHDL编程] 同步复位与异步复位问题

说明：同步复位与异步复位问题，应用于EDA设置，适合初学者-asynchronous and synchronous reset reduction, EDA application settings for beginners
<胡路听> 在 2025-06-19 上传 | 大小：237kb | 下载：0

[VHDL编程] 用Verilog HDL实现I2C总线功能

说明：用Verilog HDL实现I2C总线功能，对I2C总线有很大帮助-with Verilog HDL I2C bus function of I2C bus is very helpful
<胡路听> 在 2025-06-19 上传 | 大小：118kb | 下载：1

[VHDL编程] dsfs

说明：扫描信号从C3 ～C0送入,信号依序为1000 ->0100 ->0010 -> 0001->1000 循环,当扫描信号为1000时,则扫描第0行中的四个按键. 扫描信号为0100时,则扫描第1行中的四个按键, 以此类推.如果有按键被按下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ～R0 的输出信号与C3～C0的-scan signal from C0 to C3 into the signal in order of 100
<杨要强> 在 2025-06-19 上传 | 大小：110kb | 下载：0

[VHDL编程] 单片机坐标定时器实验

说明：http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ～R0 的输出信号与C3～C0的扫描信号共同決定那个按键被按下. 编写VHDL的构思: 外部接口包括: a. INPUT脚 : CLK , R3～R0. b. OUTPUT脚 : C3～C0 , DATA3～DATA0(辨别出的按键值). -7topic http://ww
<杨要强> 在 2025-06-19 上传 | 大小：1.49mb | 下载：0

[VHDL编程] mp3if

说明：通过CPLD将8位并行数据转换为串行数据并可以采用I2C方式与其他器件连接，可以用于MCU需要与提供I2C接口器件通信的场合。-through CPLD to eight parallel data into serial data and methods can be used I2C connections with other devices, which can be used to provide MCU with I2C Interface Communications occasi
<hcguan> 在 2025-06-19 上传 | 大小：1kb | 下载：0