[VHDL编程] uart_yll_pro

说明：基于CPLD的 I2C通信，模块化设计，已在示波器上验证-CPLD The I2C communication, based on a modular design, verified on an oscilloscope
<wop636> 在 2025-06-10 上传 | 大小：475kb | 下载：0

[VHDL编程] taxivalue

说明：我用FPGA来实现，这是一个出租车计价器，用来计算里程，我已在Quartus 2实现。-I used the FPGA to achieve, this is a taxi meter, calculate the mileage, I have been in quartus 2 to achieve.
<宋冀生> 在 2025-06-10 上传 | 大小：3.21mb | 下载：0

[VHDL编程] cnt60

说明：60计数器，管脚已经锁定，编译下载即可，二位60计数器-60 counter
<武千魄> 在 2025-06-10 上传 | 大小：178kb | 下载：0

[VHDL编程] sheji2

说明：基于Verilog的数字温度计，用DS18B20采集温度，通过RS232接口与计算机实现串行通信-Verilog-based digital thermometer with DS18B20 collecting temperature, serial communication interface with the computer via RS232
<方思> 在 2025-06-10 上传 | 大小：4.67mb | 下载：0

[VHDL编程] waterlights_fsm

说明：采用Verilog语言，编写三段式状态机，实现流水灯操作，已测试验证通过-Using Verilog language, written in three-state machine to achieve water lights operating, it has been verified by test
<杨增健> 在 2025-06-10 上传 | 大小：2.85mb | 下载：0

[VHDL编程] asyn_fifo2

说明：采用Verilog语言，使用FPGA内部IP核FIFO模块，实现串口的传输-Using Verilog language, the use of FPGA IP core internal FIFO module, serial data transmission
<杨增健> 在 2025-06-10 上传 | 大小：3.76mb | 下载：0

[VHDL编程] PLL

说明：采用Verilog语言，使用IP核的PLL，产生3种不同频率的输出，已测试验证通过-Using Verilog language, the use of IP cores PLL, produces three kinds of output at different frequencies, it has been verified by test
<杨增健> 在 2025-06-10 上传 | 大小：3.03mb | 下载：0

[VHDL编程] mouse_kit

说明：实现难度可调（6级，速度不同）的简单打地鼠游戏。开发板上的led灯代表地鼠，按键代表锤子。此程序代码可直接执行，适合初学者VHDL入门。 源码中，divider为分屏器；key_scan为按键扫描；random产生随机数；music为背景音乐播放模块；manage为主程序模块。-Adjustable implementation difficulty (6 level, different speeds) simple whack-a-mole game.The led lights on
<黄浩洸> 在 2025-06-10 上传 | 大小：1.52mb | 下载：0

[VHDL编程] VGAdisplay

说明：本系统编写了VHDL代码实现对对VGA协议的控制，可以在显示屏上显示分辨率为640*480，刷新频率为60Hz的彩条及彩色图片-The system is written VHDL code for VGA protocol for control can be displayed on the display screen with a resolution of 640* 480, refresh rate of 60Hz and a color picture of color bar
<孙佳贝> 在 2025-06-10 上传 | 大小：11.94mb | 下载：0

[VHDL编程] dianzhen

说明： 需要实现点阵按列依次并且循环显示的效果，可以分析视觉上可以观察到列的变化，则列的扫描频率必定要远远小于行扫描的频率。在程序中，设置行扫描的频率等于前次实验中数码管扫描的频率，设置列扫描的频率为5HZ，即每0.2s显示亮的一列向前推进一列。在程序中，使用16进制计数作为74HC154的输入：分出5hz的频率，并用其计数，将计数值作为74HC154，则其译码产生的输出变化也为5hz，并且实现每列一次选通。由于每行对应的数码管共阳极。直接赋高电平。则可以实现所需要的功能。行扫面则是要实现先依行点亮，
<丁明凯> 在 2025-06-10 上传 | 大小：711kb | 下载：0

[VHDL编程] add32

说明：由1位加法器级联得到的32位加法器 是设计单周期cpu的时候的基本部件-use 1 adders to be a 32 adder it is necessary for you to design a cpu
<Richar> 在 2025-06-10 上传 | 大小：107kb | 下载：0

[VHDL编程] gpr

说明：32个寄存器组成的寄存器堆 用于在cpu设计中存储数据-made up of 32 regs be used to design single cpu
<Richar> 在 2025-06-10 上传 | 大小：102kb | 下载：0