资源列表
[VHDL编程] FPGA-beep-song
说明:这是一个关于蜂鸣器发出音乐的fpga程序,里面程序详细,可用于学习。-This is a buzzer on the FPGA program, which can be used to study.<刘东> 在 2025-06-09 上传 | 大小:841kb | 下载:0
[VHDL编程] vga256display
说明:这是256色VGA显示源程序,代码亲测可用,读者可根据需要自行修改。-This is the 256 color VGA display source program, code pro test available, the reader can be modified according to the need.<刘东> 在 2025-06-09 上传 | 大小:762kb | 下载:0
[VHDL编程] key_debounce-source-code
说明:这是fpga按键消抖的源代码,在很多fpga按键实验中都可以用到,能够进行代码移植。-This is the source code of the FPGA buttons, in many FPGA key experiments can be used, and can carry out code.<刘东> 在 2025-06-09 上传 | 大小:2.85mb | 下载:0
[VHDL编程] 1602-display-char
说明:这是lcd1602的显示字符的Verilog源代码,经过测试可用,便于读者学习。-This is the LCD1602 of the Verilog source code, after testing can be used to facilitate the reader to learn.<刘东> 在 2025-06-09 上传 | 大小:2.45mb | 下载:0
[VHDL编程] VendingMac
说明:Verilog实现的自动售货机,使用有限状态机进行处理。包括Modelsim和Spnplify的综合工程。-Verilog realize vending machines, using a finite state machine for processing. Including integrated engineering and Spnplify of Modelsim.<scarab> 在 2025-06-09 上传 | 大小:233kb | 下载:0
[VHDL编程] decimal2binary
说明:decimal to binary conversion is used to convert any binary number to decimal efficiently<dharmen> 在 2025-06-09 上传 | 大小:2kb | 下载:0
[VHDL编程] final_project
说明:bist generator for low power and optimization<dharmen> 在 2025-06-09 上传 | 大小:269kb | 下载:0
[VHDL编程] lplfsrcodes
说明:low power shift register is used for very low power<dharmen> 在 2025-06-09 上传 | 大小:3kb | 下载:0
[VHDL编程] part1
说明:The experimental control development board to complete the above SDRAM read and write capabilities. SDRAM write data inside first and then read out the data to compare, if you do not match the changes on the adoption of LED light show, and if agree<mehdi> 在 2025-06-09 上传 | 大小:75kb | 下载:0
[VHDL编程] AVA6SV2_LCD
说明:Vhdl Code for lcd 16*2 . display text and how to rotate a text in lcd with pure vhdl code<mehdi> 在 2025-06-09 上传 | 大小:79kb | 下载:0
[VHDL编程] AVA6SV2_DIPLED
说明:A project in vhdl that uses 74hc595 to read up to 16 key and write to 4*7seg simultaneously in pure vhdl code.<mehdi> 在 2025-06-09 上传 | 大小:297kb | 下载:0