[VHDL编程] Seg_Dis---3

说明：三种对FPGA共阴七段数码管显示的动态扫描、静态扫描程序，用按键从1加到-Three of dynamic scanning FPGA digital display, static scanning procedures, using the keys an added 888888
<李勇> 在 2025-12-24 上传 | 大小：4.62mb | 下载：0

[VHDL编程] Clock

说明：FPGA时钟显示程序，可以按照正常的时间，频率可调，数码管显示00-00-00，中间的-可改。只要采用嵌套的循环结构实现-FPGA clock display program, you can follow the normal time, frequency adjustable, digital display 00-00-00, middle- can be changed. As long as the use of a nested loop structure to achieve
<李勇> 在 2025-12-24 上传 | 大小：1.22mb | 下载：0

[VHDL编程] DDS

说明：主要现实FPGA中TLV5618模块，学习将模拟电流信号转化为数字信号，并且显示到数码管，本程序范围0-5V-TLV5618 major reality in the FPGA module, learning the analog current signal into a digital signal, and the digital display, the program range 0-5V
<李勇> 在 2025-12-24 上传 | 大小：3kb | 下载：0

[VHDL编程] yudanpianjidechuankoutongxin

说明：基于fpga的与单片机进行串口通信的vhdl程序-FPGA serial communication with the MCU VHDL program based on
<罗扬燚> 在 2025-12-24 上传 | 大小：243kb | 下载：0

[VHDL编程] versionOK

说明：音乐魔方：对音频信号进行采集，通过FFT变换得到频谱信息，将频谱信息在LED阵列上显示。-Music Cube: an audio signal acquisition, spectral information obtained by FFT transform, the spectral information is displayed on the LED array.
<黄陈旭> 在 2025-12-24 上传 | 大小：13.08mb | 下载：0

[VHDL编程] aes

说明：contains AES doc with code in Verilog
<sravs> 在 2025-12-24 上传 | 大小：939kb | 下载：0

[VHDL编程] spi1

说明：使用verilog语言编写的实现cpld EPM570与EEPROM的SPI通信-Using verilog language to achieve cpld EPM570 SPI communication with the EEPROM
<LJL> 在 2025-12-24 上传 | 大小：2kb | 下载：0

[VHDL编程] multifuctional-digital-clock

说明：多功能数字钟，万年历，可显示时间，年月日，闹钟，功能十分强大，在DE0上通过-Multifunction digital clock, calendar, you can display the time, date, alarm clock, is very powerful in the DE0 by
<张宏广> 在 2025-12-24 上传 | 大小：9.83mb | 下载：0

[VHDL编程] clock

说明：多功能数字钟，具有调时校时，整点报时，闹铃及其设定等功能，可直接下载到DE0开发板上-verilog clock
<silcret> 在 2025-12-24 上传 | 大小：177kb | 下载：0

[VHDL编程] yz

说明：LCD字符控制显示器设计，显示学号和姓名-Character LCD control display design, student number and name display
<苏黎世> 在 2025-12-24 上传 | 大小：493kb | 下载：0

[VHDL编程] top_FFT

说明：128k点流水FFT算法的IP核设计，顶层文件，一共13级流水-128k-point FFT algorithm running water IP core design, top-level file, a total of 13 water
<徐天伟> 在 2025-12-24 上传 | 大小：2kb | 下载：0

[VHDL编程] butterfly

说明：FFT模块里的蝶形运算单元，需要用到加法器，减法器，二选一选择器-FFT module of butterflies, need to use an adder, a subtracter, a second election selector
<徐天伟> 在 2025-12-24 上传 | 大小：2kb | 下载：0