[VHDL编程] cube_root

说明：cube_root使用Verilog语言使用开立方根的算法-cube root
<Neddy> 在 2025-06-09 上传 | 大小：3.1mb | 下载：0

[VHDL编程] SoCKIT_Materials_14.0

说明：SocKit FPGA with ARM core -SocKit FPGA with ARM core
<Neddy> 在 2025-06-09 上传 | 大小：16.37mb | 下载：0

[VHDL编程] SystemC

说明：System C FPGA仿真软件,与SystemVerilog配合-System C for FPGA
<Neddy> 在 2025-06-09 上传 | 大小：516kb | 下载：0

[VHDL编程] noc_router

说明：Network on chip router code part1
<jack> 在 2025-06-09 上传 | 大小：17kb | 下载：0

[VHDL编程] adc0809

说明：1、用状态机设计A/D转换器ADC0809的采样控制电路，并在数码管上显示转换结果； 2、设置有复位和启动/保持开关，要求 ⑴ 复位开关用来使A/D转换器复位，并做好A/D转换准备； ⑵ 启动/保持开关用来控制A/D转换器开始连续转换或停止转换保持结果，即按一下启动/保持开关，启动A/D转换器开始转换，再按一下启/停开关，停止转换并保持结果。 3、采用Verilog HDL语言设计符合上述功能要求的控制电路。-1, with the state machine design A/
<YINJIE> 在 2025-06-09 上传 | 大小：106kb | 下载：0

[VHDL编程] decoder

说明：学习使用结构描述方法（层次设计），设计4位二进制计数器7段数码显示译码器；学习和掌握模块例化语句应用。-Learn to use the structure described methods (hierarchical design), design 4 binary counter 7-segment display decoder learn and master module instantiation statement applications.
<YINJIE> 在 2025-06-09 上传 | 大小：99kb | 下载：0

[VHDL编程] jc1101

说明：用状态机实现序列检测器的设计，了解有限状态机的设计与应用。-With a state machine sequence detector design, understand the design and application of finite state machines.
<YINJIE> 在 2025-06-09 上传 | 大小：195kb | 下载：0

[VHDL编程] mux2_1

说明：利用QuartusⅡ完成2选1多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。-Use QuartusⅡ completed 2-to-1 multiplexer input text editing and simulation testing and other steps, given the simulation waveform.
<YINJIE> 在 2025-06-09 上传 | 大小：282kb | 下载：0

[VHDL编程] cic-dicemator

说明：该文件包含数字抽取滤波器cic的verilog代码，经测试可用，且简介，消耗硬件资源较少。-This file contains digital sampling filter cic verilog code, after testing is available, and the introduction, less consumption of hardware resources.
<张俊> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] timing_controller

说明：本程序为船舶导航雷达时序控制模块的整个系统，包含QPF工程。-The program for the entire ship navigation radar system timing control module contains the QPF project.
<鲁文芳> 在 2025-06-09 上传 | 大小：3.85mb | 下载：0

[VHDL编程] antenna_position

说明：本程序为船舶导航雷达天线方位部分的verilog程序，包含QPF工程。-This procedure for the marine navigation radar antenna part of the Verilog program, including QPF works.
<鲁文芳> 在 2025-06-09 上传 | 大小：8.81mb | 下载：0

[VHDL编程] pwm_8.7

说明：基于verilog产生多路PWM波形。频率、脉宽可调。带有延时-Based verilog generate multiple PWM waveform.
<汪杰> 在 2025-06-09 上传 | 大小：1.63mb | 下载：0