文件名称:spi_driver_verilog

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [PDF]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 1.77mb
  • 下载次数:
  • 0次
  • 提 供 者:
  • C*
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

SPI控制器RTL级源码,实现标准SPI硬件接口-SPI controller RTL-level source code to achieve the standard SPI hardware interface
相关搜索: spi
rtl

(系统自动生成,下载前可以参看下载内容)

下载文件列表

spi\tags\asyst_2\rtl\verilog\spi_clgen.v

...\....\.......\...\.......\spi_defines.v

...\....\.......\...\.......\spi_shift.v

...\....\.......\...\.......\spi_top.v

...\....\.......\...\.......\timescale.v

...\....\......3\rtl\verilog\spi_clgen.v

...\....\.......\...\.......\spi_defines.v

...\....\.......\...\.......\spi_shift.v

...\....\.......\...\.......\spi_top.v

...\....\.......\...\.......\timescale.v

...\....\initial\bench\verilog\spi_slave_model.v

...\....\.......\.....\.......\tb_spi_top.v

...\....\.......\.....\.......\wb_master_model.v

...\....\.......\doc\src\spi.doc

...\....\.......\rtl\verilog\spi_clgen.v

...\....\.......\...\.......\spi_defines.v

...\....\.......\...\.......\spi_shift.v

...\....\.......\...\.......\spi_top.v

...\....\.......\...\.......\timescale.v

...\....\.......\sim\run\sim

...\....\.......\...\...\tcl.scr

...\....\rel_1\bench\verilog\spi_slave_model.v

...\....\.....\.....\.......\tb_spi_top.v

...\....\.....\.....\.......\wb_master_model.v

...\....\.....\doc\spi.pdf

...\....\.....\...\.rc\spi.doc

...\....\.....\rtl\verilog\spi_clgen.v

...\....\.....\...\.......\spi_defines.v

...\....\.....\...\.......\spi_shift.v

...\....\.....\...\.......\spi_top.v

...\....\.....\...\.......\timescale.v

...\....\.....\sim\run\sim

...\....\.....\...\...\tcl.scr

...\....\....2\bench\verilog\spi_slave_model.v

...\....\.....\.....\.......\tb_spi_top.v

...\....\.....\.....\.......\wb_master_model.v

...\....\.....\doc\spi.pdf

...\....\.....\...\.rc\spi.doc

...\....\.....\rtl\verilog\spi_clgen.v

...\....\.....\...\.......\spi_defines.v

...\....\.....\...\.......\spi_shift.v

...\....\.....\...\.......\spi_top.v

...\....\.....\...\.......\timescale.v

...\....\.....\sim\run\sim

...\....\.....\...\...\tcl.scr

...\....\....3\bench\verilog\spi_slave_model.v

...\....\.....\.....\.......\tb_spi_top.v

...\....\.....\.....\.......\wb_master_model.v

...\....\.....\doc\spi.pdf

...\....\.....\...\.rc\spi.doc

...\....\.....\rtl\verilog\spi_clgen.v

...\....\.....\...\.......\spi_defines.v

...\....\.....\...\.......\spi_shift.v

...\....\.....\...\.......\spi_top.v

...\....\.....\...\.......\timescale.v

...\....\.....\sim\run\sim

...\....\.....\...\...\tcl.scr

...\....\....4\bench\verilog\spi_slave_model.v

...\....\.....\.....\.......\tb_spi_top.v

...\....\.....\.....\.......\wb_master_model.v

...\....\.....\doc\spi.pdf

...\....\.....\...\.rc\spi.doc

...\....\.....\rtl\verilog\spi_clgen.v

...\....\.....\...\.......\spi_defines.v

...\....\.....\...\.......\spi_shift.v

...\....\.....\...\.......\spi_top.v

...\....\.....\...\.......\timescale.v

...\....\.....\sim\run\sim

...\....\.....\...\...\tcl.scr

...\....\....5\bench\verilog\spi_slave_model.v

...\....\.....\.....\.......\tb_spi_top.v

...\....\.....\.....\.......\wb_master_model.v

...\....\.....\doc\spi.pdf

...\....\.....\...\.rc\spi.doc

...\....\.....\rtl\verilog\spi_clgen.v

...\....\.....\...\.......\spi_defines.v

...\....\.....\...\.......\spi_shift.v

...\....\.....\...\.......\spi_top.v

...\....\.....\...\.......\timescale.v

...\....\.....\sim\run\sim

...\....\.....\...\...\tcl.scr

...\....\....6\bench\verilog\spi_slave_model.v

...\....\.....\.....\.......\tb_spi_top.v

...\....\.....\.....\.......\wb_master_model.v

...\....\.....\doc\spi.pdf

...\....\.....\...\.rc\spi.doc

...\....\.....\rtl\verilog\spi_clgen.v

...\....\.....\...\.......\spi_defines.v

...\....\.....\...\.......\spi_shift.v

...\....\.....\...\.......\spi_top.v

...\....\.....\...\.......\timescale.v

...\....\.....\sim\run\sim

...\....\.....\...\...\tcl.scr

...\....\....7\bench\verilog\spi_slave_model.v

...\....\.....\.....\.......\tb_spi_top.v

...\....\.....\.....\.......\wb_master_model.v

...\....\.....\doc\spi.pdf

...\....\.....\...\.rc\spi.doc

...\....\.....\rtl\verilog\spi_clgen.v

...\....\.....\...\.......\spi_defines.v

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org