搜索资源列表
xapp134_vhdl
- The SDRAM controller is designed for the Virtex V300bg432-6. It s simulated with Micron SDRAM models. The design is verified with timing constraints at 115 MHZ.
ml405_schematics
- Xilinx Virtex 4 ML405开发平台的原理图 设置引脚文件的时候可以用到
rs_enc
- 使用IP Core实现了3GPP/UMTS所规定的Turbo码编码，可以在Virtex全系列和Spartan-3E等芯片上使用，最多支持１６路信号，能提供3GPP所要求的1/3码率输出和可选的1/5码率输出
virtex4_datasheet
- virtex-4 datasheet
v4
- Xilinx公司 Virtex4 FPGA官方评估板的电路原理图和相应的PCB文件。是Virtex FPGA硬件电路设计的典范参考设计。其中，PCB文件是PADS格式。
ISE_chinese
- Xilinx ISE中文简明教程、Xilinx术语中文.pdf、Virtex 系列 FPGA 的配置和回读、FPGA设计检查清单.pdf、设计注意.pdf、逻辑设计注意列表.pdf
ISE使用指南(完整版)
- ISE简要介绍 Xilinx是全球领先的可编程逻辑完整解决方案的供应商，研发、制造并销售应用范围广泛的高级集成电路、软件设计工具以及定义系统级功能的IP（Intellectual Property）核，长期以来一直推动着FPGA技术的发展。Xilinx的开发工具也在不断地升级，由早期的Foundation系列逐步发展到目前的ISE 9.1i系列，集成了FPGA开发需要的所有功能，其主要特点有： • 包含了Xilinx新型SmartC
gold
- SRL16是Virtex器件中的一个移位寄存器查找表。它有4个输入用来选择输出序列的长度。使用XCV50-6器件实现，共占用5个Slice。用来生成gold码。-SRL16 Virtex devices is a shift register lookup table. It has four input used to select the output sequence length. Use XCV50-6 device, occ
generic_fifo
- 这是从opencores下的fifo代码,包括了异步和同步的,还有写的testbench,希望对大家有用.-This is opencores fifo under the code, including asynchronous and synchronous. There testbench written in the hope that useful for all.
ethernet01
- Virtex2的网卡接口程序，使用C语言编写。-Virtex2 the connector, the use of C language.
ml50x_schematics
- xilinx公司的virtex-5开发板原理图 需要的可以下载看一下 希望对你有帮助-xilinx company virtex-5 development board schematics can download look you want to help
vhdl0716
- ISE7.1，采用VIRTEX-II芯片。实现adc数据采样，平均，通道选择，采样时钟选择，数据格式调整，内含fifo,uart等模块。-ISE7.1, using VIRTEX-II chip. Adc realize data sampling, on average, channel selection, the sampling clock select, adjust data formats, including fifo,
xapp134_vhdl
- The SDRAM controller is designed for the Virtex V300bg432-6. It s simulated with Micron SDRAM models. The design is verified with timing constraints at 115 MHZ.-err
VIRTEXIIBOARDsch
- VII板的电路原理图,学习XILINX FPGA的朋友们可以参考一下-VII of the circuit board schematic, learning XILINX FPGA friends can refer to
rs_enc
- 使用IP Core实现了3GPP/UMTS所规定的Turbo码编码，可以在Virtex全系列和Spartan-3E等芯片上使用，最多支持１６路信号，能提供3GPP所要求的1/3码率输出和可选的1/5码率输出-Use IP Core achieved 3GPP/UMTS provided for Turbo-Coded, you can Virtex series and Spartan-3E chip such as the use,
Virtex5
- 很少有Virtex5的资料，我把我找到的Ｖ５资料与大家共享，是华为专用的，不过是ＬＷＰ格式的，要用莲花WordPro软件打开．-Virtex5 rarely have the information, I found my V5 data sharing with everyone is dedicated Huawei is nothing but LWP format, use the software to open Lotus
ac97
- 基于CS5536的AC97编程的一个播放WAV文件的演示程序，对于理解AC97原理，学习AC97编程应该很有帮助，相应文章说明请参考：http://hengch.blog.163.com/blog/static/107800672008316480684/-CS5536 Programming based on the AC97 a WAV file player demo program, the principle for unde
XAPP217
- Gold Code Generators in Virtex Devices