搜索资源列表
ebook_verilog_fine_state_machine
- Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. This paper discusses a variety of issues regarding FSM design using Synopsys Design Compiler. Verilog and VHDL codin
Dual-Role.A-Device.State.Machine
- OTG HNP State Machine Pseudo Code-Dual-Role A-Device State Machine
kalman
- The design of Kalman filter for estimation of state
SolidStateElectronicDevices
- Solid State Electronic Devices in physics lectronics thatis helping you in this topic
hddinfo
- 最全面的硬盘信息检测工具，没有使用微软的WMI，完全使用API函数获龋可以获取磁盘固件版本、硬盘类型、硬盘型号、磁头数、扇区数、序列号、磁盘柱面、以及主从盘信息、磁盘空间大小，每扇区字节数，每簇扇区数等等详细的硬盘信息。支持用饼图显示检测出的信息，还附有一个很好的饼图绘制类文件，可以以百分比的饼图显示磁盘使用状态。最为高级的是可以获取磁盘的健康状态，如最差值等。-The most comprehensive detection of t
FuzzyControl
- MATLAB语言实现的模糊控制，参数可调，被控对象输入方式有传函、零极点、状态空间。是对被控对象的软计算。-MATLAB language of fuzzy control, adjustable parameters, was charged with the importation of the way the target transfer function, zero-pole placement, state-space. T
Solid_State_Future
- Describe a Solid state future in an electronic way
DVDT_MORE
- 基于FPGA有限状态机的数据采集系统，实现对高速AD转换的控制。-FPGA-based finite state machine of the data acquisition system for high-speed AD conversion control.
router
- 计算机网络传输层路由算法 链路状态路由算法-Computer network transport layer routing algorithm, link state routing algorithm
FSM
- 有限状态机状态转换，模拟实现状态转换使用hashtable-Finite state machine state transitions
LCD
- 有限状态机的设计——LCD显示控制实验，用VHDL编写程序，整片报告-Finite state machine design- LCD display control experiments, using VHDL programming, the whole report
swarm
- 粒子群算法详细的程序，埃及人wael korani写的采用粒子群算法（pso）代码调用simulink模型优化pid参数，与大家共享-PID and State Feedback Control of DC Motors
DesignPattern
- 几个经典设计模式的java语言示例。有策略模式、工厂模式、观察者模式、装饰者模式、单态模式等-A number of classic design patterns java language sample. Strategic models, the factory model, observer mode, decorative pattern, such as single-state model
process
- 为了更充分的利用CPU，必须管理好进程内及进程间的调度关系，此实验就是模拟进程之间的调度方法。在实验中，只模拟了3个状态之间的调度过程，为了便于观察调度过程，我采用手动操作方式（即根据操作者输入的命令来做相应的转换）。在程序中，为进程建议一个结构体，以这种类型建立一个数组，用了存储所有进程信息；同时建议了两个先进先出的对列（ready,blocked）用来存储当前就绪的进程和等待资源的进程（在程序中这两个队列只是存储了进程在存储进程的数
state
- 请用状态模式实现如下操作定义一个MM对象有三中状态并提供邀请方法MM受到邀请后根据状态产生回答MM回答后状态有可能发生变化规则是产生一个1-10的随机数<3时候变为没兴趣状态4-7为“不讨厌”状态8-10为喜欢状态 向MM发多次邀请观察MM的输出 -Please use the following state mode operation the definition of a MM objectthere are thr
state
- 米勒解码器的状态转换模块。用verilog语言编写，ISE为开发环境-Miller decoder module of the state transition
state
- verilog语言编写的miller解码的状态转换模块，这个是仿真成功了的-verilog language miller decoding module state transition, this is the successful simulation of the
mmi
- 手机mmi状态机，包括打电话、发短信、SAT-State machine of mmi of mobilephone, it s including Call, SMS, SAT etc.
jidianpeizhi
- 广义线性系统的状态反馈和极点配置，很好的一个论文，希望对大家有用。-Descr iptor linear systems and the state feedback pole assignment, a very good paper, I hope useful for all of us.
telephone
- 实现长途电话，市话的计时，还有免费电话 在verilog中用状态机实现-The achievement of long-distance calls, the city of the time, then, there are toll-free number in verilog state machine used to achieve