搜索资源列表
实验5_硬件乘法器操作
- ＭＳＰ４３０Ｆ４４９的硬件乘法器操作IAR Practice code-MSP430F449 hardware multiplier operation code IAR Practice
1.6运算器部件实验：乘法器
- 这个是用vhdl编写的乘法器,仅仅供大家参考-VHDL prepared by the multiplier, just for reference
一个并行高速乘法器芯片的设计与实现
- 一个并行高速乘法器芯片的设计与实现-a parallel high-speed chip Multiplier Design and Implementation of
16位快速乘法器
- VHDL语言实现的16位快速乘法器-VHDL of 16 rapid Multiplier
经典高速乘法器IP
- 乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of mul
嵌入式系统试验报告-乘法器-VHDL语言
- 嵌入式系统的乘法器试验报告 包括源代码 用VHDl语言编写-Embedded System multiplier test report including source code language used VHDl
RICS乘法器设计
- RICS乘法器设计
verilog恒系数乘法器
- verilog恒系数乘法器
64位乘法器
- 64位乘法器设计
fpga实现乘法器
- 用verilog语言实现的乘法器，可以实现正负数的乘法。
实用verilog代码（乘法器，触发器,FIFO等）
- 本文件包含一些实用verilog程序代码，包括乘法器，除法器，伽罗瓦域乘法器，CORDIC数字计算机的设计，异步FIFO设计，伪随机序列应用设计，RS(204,188)译码器的设计，都是可综合的。对研究这部分的朋友有一定的帮助。
基于Multisim_11的模拟乘法器应用设计与仿真
- 使用Multisim搭建乘法器MC1496
5×5乘法器
- 5×5乘法器
multi_vhdl
- 四位乘法器的VHDL源程序-four Multiplier VHDL source
custom_mul
- vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
实验5_硬件乘法器操作
- ＭＳＰ４３０Ｆ４４９的硬件乘法器操作IAR Practice code-MSP430F449 hardware multiplier operation code IAR Practice
booth_mul
- 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。-a 16 to be completed with symbols/unsigned multiplication of the number of binary multipliers.
statemachine_mult
- veilog实现的状态机乘法器.可以参考-veilog achieve the state machine multiplier. Can reference
pipemult
- 该源码实现了一个8*8位的乘法器，在实现的过程中用到了宏单元-the source to achieve an 8* 8 Multiplier that in the process modules used Acer