搜索资源列表

  1. verilog

    0下载:
  2. sourceinsight的verilog插件-The Verilog sourceinsight plug-ins
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:3072
    • 提供者:楚歌
  1. caisezhuanhuan

    0下载:
  2. 现色彩空间转换R’G’B’ to Y’CbCr的VHDL源代码。-Kabuki现rough cleaning转Connaught distance RGB to Y CbCr cavity VHDL Daitou Tungsten measurements 。
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:273408
    • 提供者:姚大雷
  1. usb1.1

    0下载:
  2. USB 1.1的verilog代码,已通过fpga验证-USB 1.1 in Verilog code, has passed through FPGA verification
  3. 所属分类:其他小程序

    • 发布日期:2024-05-12
    • 文件大小:63488
    • 提供者:zys
  1. OC8051

    0下载:
  2. Verilog版的C51核(OC8051)-Verilog version of the C51 core (OC8051)
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:3520512
    • 提供者:
  1. MiniStep

    0下载:
  2. XC95144步进电机驱动器源码,采用verilog vhdl开发,个人原创-XC95144 stepper motor drive source, using verilog vhdl development, personal originality
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:4850688
    • 提供者:王明新
  1. 8259

    0下载:
  2. 8259中断控制器,参考网上的源码,但自己已经调通,并且应用在控制卡和通信卡上。-8259 interrupt controller, online reference source, but he had transferred Qualcomm, and applications in the control card and communication card.
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:183296
    • 提供者:高超
  1. DDS

    0下载:
  2. 基于DDS原理的正弦信号发生器。用VERILOG语言实现,功能强大。-DDS based on the principle of sinusoidal signal generator. Using Verilog language and powerful.
  3. 所属分类:软件工程

    • 发布日期:2024-05-12
    • 文件大小:558080
    • 提供者:毛华站
  1. delay_line

    0下载:
  2. 延迟线模块的verilog代码,延迟线模块是数字电路设计常用的模块-Delay-line module Verilog code, delay-line module is commonly used in digital circuit design module
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:1024
    • 提供者:zhangjing
  1. Verilog_PS2_RS232

    0下载:
  2. 实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上,并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。 -The realization of PS/2 interface with RS-232 data interface, PS/2 keyboard to press the button, throu
  3. 所属分类:其他小程序

    • 发布日期:2024-05-12
    • 文件大小:1607680
    • 提供者:chalin tong
  1. AD0809

    0下载:
  2. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:4339712
    • 提供者:侯训平
  1. PCR

    0下载:
  2. 本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。-This procedure is in the transport stream during transmission of program the clock to carry out field testing and modification, using Verilog HDL language programming.
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:4096
    • 提供者:yagebu
  1. (fpga)sdram

    0下载:
  2. verilog 代码,读写SDRAM 不带仿真,需要自己编写测试文件-Verilog code, read and write SDRAM simulation without the need to prepare their own test documentation
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:19935232
    • 提供者:ch
  1. DES_Verilog

    0下载:
  2. 这是我用Verilog写的DES加解密程序,准确的说这是一份实验报告,里面不但有程序还有简单的注释[主要是针对仿真的波形的],我主要写的是主控部分,密钥生成部分参考了下版原康宏的程序.该程序即可加密也可解密,选用CycloneII器件即能跑到100Mhz以上.-This is what I used to write Verilog the DES encryption and decryption procedures, accura
  3. 所属分类:加密解密

    • 发布日期:2024-05-12
    • 文件大小:296960
    • 提供者:jesse
  1. lfsr

    0下载:
  2. 伪随机序列产生器-线性反馈移位寄存器,Verilog HDL 原代码。-Pseudo-random sequence generator- linear feedback shift register, Verilog HDL source code.
  3. 所属分类:加密解密

    • 发布日期:2024-05-12
    • 文件大小:1024
    • 提供者:李辛
  1. CY7C68013A_GPIF

    0下载:
  2. 对Mars-XC3S400-U板子上的CY7C68013A的GPIF测试代码-On Mars-XC3S400-U board on the test code CY7C68013A the GPIF
  3. 所属分类:USB编程

    • 发布日期:2024-05-12
    • 文件大小:559104
    • 提供者:iversn
  1. fpgashixiantongxin

    0下载:
  2. 提出了一种利用FPGA技术解决ARINC429通信的实现方案,该方案不仅使国内的ARINC429通信设备摆脱了对国外ASIC电路的依赖,还降低了设备成本,并且克服了国外ASIC电路的不足,实现了任意长度数据帧的群收和*功能,具有较好的应用前景。利用该方案研制的ARINC429数据通信卡,已成功应用于空空导弹测控设备中。 -A use of FPGA technology to solve ARINC429 Communicatio
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:6144
    • 提供者:佘斌
  1. dallas_one-wire

    0下载:
  2. dallas one wire的VHDL实现方式,比较常用的.-dallas one wire to achieve the VHDL approach commonly used.
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:4096
    • 提供者:
  1. csa_float_multiplier

    0下载:
  2. 新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方-A new type of floating-point multiplier with CSA to achieve floating-point multiplier can be used in place
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:164864
    • 提供者:mmq
  1. decoder

    0下载:
  2. 用verilog编写的bch译码器,包括测试文件,随机加载了比特流,进行了测试。-Prepared using Verilog BCH decoder, including test papers, random load the bit stream to carry out the test.
  3. 所属分类:通讯/手机编程

    • 发布日期:2024-05-12
    • 文件大小:357376
    • 提供者:牛顿
  1. S8_VGA

    0下载:
  2. VGA的verilog hdl 程序,完成显示长条状显示不同颜色-VGA s verilog hdl procedures, completion of a long strip show show different color
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-12
    • 文件大小:498688
    • 提供者:许立宾
« 1 2 ... 5 6 7 8 9 1011 12 13 14 15 ... 23 »

源码中国 www.ymcn.org