[VHDL编程] jpegencoder

说明：jpeg encoder in vhdl including modules MAC, Wavelet encoder, filter bank, image to text converter
<SUDHIR> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] run_led

说明：verilog顺序操作实现三个LED灯轮流闪烁，产生流程等的效果。-verilog sequential operations to achieve three LED lights flashing alternately, processes, etc. to produce results.
<陈忠德> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] key_detect

说明：由verilog编写的简单的按键消抖模块。主要是由“电平检查模块”和“10ms延迟模块”组合合成。-Verilog prepared by the simple key debounce module. Mainly synthesized by a combination of level examination module and module 10ms delay
<陈忠德> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] buzzer_sos

说明：verilog语言编写的能有次序控制输出莫斯密码SOS的模块。-verilog language written in order to have control of the module output Moss SOS password.
<陈忠德> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] PS2

说明：基于verilog语言不编写的键盘的PS2接口解码程序。-Verilog language is not written on the PS2 keyboard interface to the decoding process.
<陈忠德> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] VGA_module

说明：基于verilog语言编写的VGA协议的程序，用以驱动VGA接口的显示屏-Based verilog language VGA protocol procedures to drive VGA display interface
<陈忠德> 在 2025-06-21 上传 | 大小：5kb | 下载：0

[VHDL编程] AD_sample

说明：AD采集模块,设计模块采集AD5270的输出数据-AD Collection module Design module to collect the output data of AD5270
<张黑> 在 2025-06-21 上传 | 大小：61kb | 下载：0

[VHDL编程] basys3_basic_demo

说明：Basys 3 开发板的自带程序，包括LED 数码管 按键 鼠标等各项功能的演示。-Basys 3 development board comes with the program, including the LED digital control buttons and other functions of the mouse.
<罗密> 在 2025-06-21 上传 | 大小：336kb | 下载：0

[VHDL编程] Display_7seg

说明：Basys 3 开发板入门实验，按键控制7段数码管显示试验。-Basys 3 development board entry test, key control of the 7 section of the digital tube display test.
<罗密> 在 2025-06-21 上传 | 大小：475kb | 下载：0

[VHDL编程] Oscilloscope

说明：Basys 3 示波器工程源代码，可以参考。-Basys 3 oscilloscope source code, can refer to.
<罗密> 在 2025-06-21 上传 | 大小：1.48mb | 下载：0

[VHDL编程] spi_flash_VHDL

说明：winbon 的芯片w25p16 驱动，使用VHDL语言，输入时钟为125M，只要稍微修改IDLE里面的跳转状态机就能跳转到各个读写，或是擦除状态。-the chip is winbon w25p16. vhdl language. the sysclk is 125m. it is easy to jump to write , read, or erase status by change idle status.
<钱愈玉> 在 2025-06-21 上传 | 大小：2kb | 下载：2

[VHDL编程] my_second_fpga

说明：用Quartus ii13.0写的二进制加法器，使用了IP核RAM，以及LCD显示，打开就能直接使用。-Using Quartus ii13.0 write binary adder, using the IP core RAM, and LCD display, open can be used directly.
<> 在 2025-06-21 上传 | 大小：5.77mb | 下载：0