说明：MAX II EPM7000 系列 FPGA CPLD 芯片的使用手册，仅供参考，-MAX II EPM7000 Series FPGA CPLD chip user manual for reference purposes only <陈小明> 在 2025-06-23 上传
| 大小：599kb | 下载：0
说明：VHDL实现串口控制逻辑源代码,包括各个模块的具体实现和元件例化-Serial control logic to achieve VHDL source code, including various modules and components to achieve the specific cases of <王超> 在 2025-06-23 上传
| 大小：526kb | 下载：0
说明：基于DSP builder搭建的DDS模块，可以用在数字下变频中的NCO等-Based on DSP builder to build the DDS module can be used in digital down-conversion of the NCO, etc. <郑程> 在 2025-06-23 上传
| 大小：7kb | 下载：0
说明：用VHDL编写实现的UART控制器源码，自带testbench，解压后用ISE打开工程文件即可。-Prepared with the VHDL source code to achieve the UART controller, bring their own testbench, after decompression project file can be opened with the ISE. <陈阳> 在 2025-06-23 上传
| 大小：25kb | 下载：0
说明：用VHDL编写实现的USB接口控制器源码，自带testbench，解压后用ISE打开工程文件即可。-Prepared with the VHDL source code to achieve the USB interface controller, bring their own testbench, after decompression project file can be opened with the ISE. <陈阳> 在 2025-06-23 上传
| 大小：153kb | 下载：0
说明：包括一个8位D触发器、一个jk触发器、一个10的计数器。适合初学者和开发人员-Including an 8-bit D flip-flop, a jk flip-flop, a 10-counter. Suitable for beginners and developers <龚成> 在 2025-06-23 上传
| 大小：1kb | 下载：0
说明：用verilog编写实现的CAN总线控制器源码，自带testbench，解压后用ISE打开工程文件即可。-Prepared with the verilog source code to achieve the CAN bus controller, bring their own testbench, after decompression project file can be opened with the ISE. <陈阳> 在 2025-06-23 上传
| 大小：1.03mb | 下载：0
