[VHDL编程] X-HDL3.2.52

说明：vhdl和Verilog HDL相互转换的软件，很难找的一款-vhdl and Verilog HDL mutual conversion software, very difficult to find a
<kenshin> 在 2025-07-05 上传 | 大小：3.78mb | 下载：0

[VHDL编程] 14_fsm_V6

说明：finit state machines for disigner FPGA with VHDL langue
<hung nguyen> 在 2025-07-05 上传 | 大小：211kb | 下载：0

[VHDL编程] 2

说明：BCD码七段译码器CC4511,用VHDL语言来描述CC4511。-BCD code seven-segment decoder CC4511, using VHDL language to describe the CC4511.
<李小勇> 在 2025-07-05 上传 | 大小：2kb | 下载：0

[VHDL编程] 3

说明：设计一个10进制同步计数器，带一个清零端，一个进位输出端。-Design a synchronous counter 10, with a clear end, a carry output.
<李小勇> 在 2025-07-05 上传 | 大小：6kb | 下载：0

[VHDL编程] 4

说明：双四选一数据选择器74LS153,1、写一个程序，用顺序描述语句和并发描述语句（选择信号代入语句或者条件信号代入语句）分别控制74LS153的一个输出端Q。 2、比较一下顺序语句与并行语句各自的优缺点。 输入：逻辑开关。输出：LED灯。 -A double four election data selector 74LS153, 1, write a program, with sequential and concurrent statements describe the sta
<李小勇> 在 2025-07-05 上传 | 大小：2kb | 下载：0

[VHDL编程] 5

说明：跑马灯的设计 控制16个LED进行花式显示，设计4种显示模式：S0，从左到右逐个点亮LED；S1，从右到左逐个点亮LED；S2，从两边到中间逐个点亮LED；S3从中间到两边逐个点亮LED。4种模式循环切换，复位键控制系统的运行与停止。 输入：连续脉冲，逻辑开关；输出：LED灯。 -Marquee design for artistic control of 16 LED display, designed four kinds of display modes: S0, from
<李小勇> 在 2025-07-05 上传 | 大小：4kb | 下载：0

[VHDL编程] 6

说明：4位数码扫描显示电路,我们控制一个七段LED需要8个输出端口；如果要输出四位十进制数，就需要32的输出端口，这将占用大量的端口资源。采用串行扫描显示，我们只需要8+4共12个端口即可。其原理是：用一个四位的输出端控制，某一时刻只选中其中的一个LED（输出为‘1’表示选中），八位的输出端将该LED所需要显示的值输出；然后四位的输出端值改变，选中下一个LED。这样依次类推。如果选择的频率很快，达到50Hz以上，由于人眼的视觉暂留效应，看起来就像4个LED同时显示。 设计一个程序，输入四个一位十
<李小勇> 在 2025-07-05 上传 | 大小：4kb | 下载：0

[VHDL编程] 7

说明：调用总共四个计数器（两个六进制，两个十进制，六进制计数器可由实验五的程序做简单修改而成）串起来构成异步计数器，计数器的值，通过实验九串行扫描输出。用1Hz连续脉冲作为输入，这样就构成一个简单的1h计时器。带一个清零端。 输入：连续脉冲，逻辑开关；输出：七段LED。 -Called a total of four counters (two six-band, two decimal, hexadecimal counter by six experimental procedure
<李小勇> 在 2025-07-05 上传 | 大小：6kb | 下载：0

[VHDL编程] tc

说明：这是一个tc的安装程序，适合用tc的人，安装简单，运行也很简单。-This is a tc setup for people who use tc simple installation, operation is simple.
<刘月> 在 2025-07-05 上传 | 大小：1.09mb | 下载：0

[VHDL编程] shift_regeister

说明：用blockram实现移位寄存器，开发语言为verilog hdl-Shift register with blockram achieve the development language for the verilog hdl
<郭淮> 在 2025-07-05 上传 | 大小：145kb | 下载：0

[VHDL编程] virtex-5fpgaconfigurationuserguide

说明：virtex-5 上电加载程序的时序的详细说明，包括bin文件的加载时序-virtex-5 on the power loader timing of the detailed descr iption, including the bin file load timing
<郭淮> 在 2025-07-05 上传 | 大小：1.5mb | 下载：0

[VHDL编程] microcont

说明：数字时钟设计基于FPGA的数字存储示波器的设计 doc基于FPGA的数字存储示波器的设计 122 基于... 基于单片机的车载时钟控制系统研究 doc基于单片机的车载时钟控制系统研究-microcontroller-based digital clock, set the time, stopwatch, alarm set
<章辉明> 在 2025-07-05 上传 | 大小：3kb | 下载：0