[VHDL编程] BX

说明：正弦信号、三角波、锯齿波三种信号波形；同时对于正弦信号波形要求能够产生步进-Sine signal, triangle wave, sawtooth waveforms of three the same time requirements for sinusoidal waveforms to produce step
<zdan> 在 2025-06-30 上传 | 大小：969kb | 下载：0

[VHDL编程] dds

说明：本设计使用8051单片机ip核，并用VHDL语言设计DDS的各功能模块，利用顶层设计的思想组合成DDS（直接数字频率综合）函数信号发生器，并与单片机ip核的I/O口相连。编译完下载到可编程逻辑器件中（FPGA），实现相应的功能。该设计中使用的是LCD2004液晶显示。-dds
<kelas> 在 2025-06-30 上传 | 大小：2kb | 下载：0

[VHDL编程] IFFT-RTL

说明：本人自己写的可实现512点或64点IFFT算法的verilog硬件代码-the verilog code for IFFT algorithm
<李慧> 在 2025-06-30 上传 | 大小：273kb | 下载：0

[VHDL编程] 123

说明：Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。
<和> 在 2025-06-30 上传 | 大小：587kb | 下载：0

[VHDL编程] liushuideng

说明：S0 从左到右依次点亮 S1从右到左依次点亮 S2从两边到中间依次点亮 S3从中间到两边依次点亮-S0 S1 lit from left to right from right to left, light from both sides to the middle order S2 S3 light turn from the middle to both sides of the light
<无泪> 在 2025-06-30 上传 | 大小：3kb | 下载：0

[VHDL编程] keyboard_control

说明：用verilog寫得鍵盤控制,可在quatus執行-Verilog is written with the keyboard control, the implementation of the quatus
<Guo Rambo> 在 2025-06-30 上传 | 大小：1kb | 下载：0

[VHDL编程] digital_frequence_counter

说明：设计功能： 1．.用VHDL完成12位十进制数字频率计的设计及仿真。 2．频率测量范围：1Hz∼ 10KHz，分成两个频段，即1∼ 999Hz，1KHz∼ 10KHz，用三位数码管显示测量频率，用LED显示表示单位，如亮绿灯表示Hz，亮红灯表示KHz。 3．具有自动校验和测量两种功能，即能用标准时钟校验、测量精度。 4．具有超量程报警功能，在超出目前量程档的测量范围时，发出灯光和音响信号。 -Design features: 1. . Compl
<八毛> 在 2025-06-30 上传 | 大小：22kb | 下载：0

[VHDL编程] SDRAMtest

说明：使用quartus软件打开 内含sdram测试文件代码语言为verilog 备注清晰，适合初学者-Quartus software using open source test file containing sdram verilog Remarks clear language, suitable for beginners
<zxl> 在 2025-06-30 上传 | 大小：153kb | 下载：0

[VHDL编程] wzy01

说明：Quartus2 VHDL数据选择器程序设计，用于熟悉EDA软件的使用。-Quartus2 VHDL programming data selector for use familiar EDA software.
<zheyu> 在 2025-06-30 上传 | 大小：133kb | 下载：0

[VHDL编程] LED

说明：VHDL LED七段译码程序,程序为txt格式，请自行另存为vdh后缀的文件-VHDL LED seven-segment decoding process, procedures txt format, please use the Save As vdh file suffix
<zheyu> 在 2025-06-30 上传 | 大小：1kb | 下载：0

[VHDL编程] jtd

说明：交通灯vhdl程序，使用交通灯模块的 12个发光二极管，东西EW为主干道主干绿灯50秒，红灯30s，黄灯5s。-Vhdl program traffic lights, traffic lights use light-emitting diode module 12, East EW 50 seconds for the trunk main green, red 30s, yellow 5s.
<zheyu> 在 2025-06-30 上传 | 大小：1kb | 下载：0

[VHDL编程] 123

说明：VHDL电子时钟设计论文，利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。-VHDL design of e-paper clock, using a complete inter-chip clock source, buttons, speakers and monitors (digital control) than all the digital circuit functions.
<zheyu> 在 2025-06-30 上传 | 大小：8kb | 下载：0