[VHDL编程] 5

说明：基于FPGA的数字秒表的VHDL设计,论文,有主要程序-FPGA-based VHDL design digital stopwatch, paper, a major program
<孤星寒> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] sellor

说明：数字系统设计，用VHDL语言编程完成自动售票功能-Digital system design, VHDL programming language features to complete the ticket
<陈恒磊> 在 2025-06-05 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog

说明：一些基本器件的实现，包括选择器，计数器，移位寄存器，多位寄存器以及各种测试模块-The realization of some of the basic devices, including the selection, counters, shift registers, a number of registers and a variety of test modules
<李辉> 在 2025-06-05 上传 | 大小：3kb | 下载：0

[VHDL编程] verilogexample

说明：里面包含verilog各种类别的器件的描述以及具体的实现方法-Which contains the verilog descr iption of various types of devices and the specific implementation method
<李辉> 在 2025-06-05 上传 | 大小：117kb | 下载：0

[VHDL编程] i2s_vmm

说明：inter IC Sound design with test bench written in Verification Methodology Manual.
<jijo> 在 2025-06-05 上传 | 大小：11kb | 下载：0

[VHDL编程] EasyFPGA060_Routine_Adder

说明：EasyFPGA060 加法器实验及文档-EasyFPGA060 adder test and documentation
<davidpudn> 在 2025-06-05 上传 | 大小：866kb | 下载：0

[VHDL编程] EasyFPGA060_Routine_SynFIFO

说明：EasyFPGA060 同步FIFO实验-EasyFPGA060 synchronous FIFO test
<davidpudn> 在 2025-06-05 上传 | 大小：1.31mb | 下载：0

[VHDL编程] EasyFPGA060_Routine_Decoder

说明：EasyFPGA060 编码器实验及文档-EasyFPGA060 Encoder test and documentation
<davidpudn> 在 2025-06-05 上传 | 大小：895kb | 下载：0

[VHDL编程] can2spec

说明：CAN Specification for people looking forward to design Verification IPs and design IPs
<jijo> 在 2025-06-05 上传 | 大小：266kb | 下载：0

[VHDL编程] arbiter_priority

说明：A priority arbiter design which will help some people out there. hope this will be useful for verification engineers
<jijo> 在 2025-06-05 上传 | 大小：74kb | 下载：0

[VHDL编程] 3

说明：】文章介绍了用于体育比赛的数字秒表的VHDL 设计, 并基于FPGA 在MAXPLUS2 软件下, 采用ALTRA 公司FLEX10K 系列的EPF10K10LC84- 4 芯片进行了计算机仿真-】 This article introduces digital stopwatch for sports competition in the VHDL design and FPGA-based software in MAXPLUS2, using ALTRA company FLEX10K
<孤星寒> 在 2025-06-05 上传 | 大小：49kb | 下载：0

[VHDL编程] SystemVerilogforDesignsecondEdition

说明：ebook for SystemVerilog for Design second Edition
<sina_elec> 在 2025-06-05 上传 | 大小：2.25mb | 下载：0