[VHDL编程] FPGA_timing

说明：FPGA最重要的就是时序收敛，本资料重点介绍的就是FPGA设计时序收敛，从培训班带过来的资料，讲得非常好，强力推荐~-FPGA timing closure is the most important, the information is focused on FPGA design timing closure, brought over from the training data, made it very good, highly recommended ~
<zhou> 在 2025-06-28 上传 | 大小：3.09mb | 下载：0

[VHDL编程] instance_f_meter

说明：用元件例化的方法实现了频率计的设计，采用的是Verilog语言，实现了较准确的频率测量的功能，最高测量频率可以达到50M左右。-Case of the method of components to achieve a frequency meter design, the use of the Verilog language, to achieve a more accurate frequency measurement function, the maximum measurement
<赵振> 在 2025-06-28 上传 | 大小：762kb | 下载：0

[VHDL编程] stop_watch

说明：stopwatch source it is maded by maxplus2
<daesuk> 在 2025-06-28 上传 | 大小：5kb | 下载：0

[VHDL编程] wash

说明：设计制作一个简易全自动洗衣机控制器。 1、洗衣机的功能有洗涤、漂洗和脱水，每个功能持续的时间分别为20秒、15秒和10秒。 2、用一个按键实现洗衣程序的手动选择：A、单洗涤；B、单漂洗；C、单脱水；D、漂洗和脱水；E、洗涤、漂洗和脱水全过程。 3、在所选择的程序完成之后，控制器应处于停止状态。 4、用一个按键实现暂停洗衣和继续洗衣的控制， 暂停后继续洗衣应回到暂停之前保留的状态。 5、用发光二极管指示状态；用数码管以倒计时的方式显示当前状态的剩余时间 -Automatic
<onway> 在 2025-06-28 上传 | 大小：596kb | 下载：0

[VHDL编程] jiaotongdeng

说明：交通灯通常指由红、黄、绿三种颜色灯组成用来指挥交通的信号灯。绿灯亮时，准许车辆通行，黄灯亮时，已越过停止线的车辆可以继续通行；红灯亮时，禁止车辆通行。-Traffic lights usually refers to the red, yellow and green color lamp composition used to directing the traffic signal. The green light, allow traffic, yellow light, has cros
<艹泥玛> 在 2025-06-28 上传 | 大小：2kb | 下载：0

[VHDL编程] The-lessons-about-VHDL

说明：本书比较系统地介绍了VHDL的基本语言现象和实用技术 全书以实用和可操作 为基点 简洁而又不失完整地介绍了 VHDL基于 EDA技术的理论与实践方面的知识-This book systematically introduces the basic VHDL language phenomenon, and practical techniques to practical and operational base point the book concise and yet complete
<loutao> 在 2025-06-28 上传 | 大小：4.53mb | 下载：0

[VHDL编程] FPGA-based-function-generator

说明：本论文设计的任意波形发生器所要实现的基本功能： (1)输出波形的种类：正弦波、方波、三角波、锯齿波、脉冲波、手绘任意波形、任意公式波形。 (2)输出波形每一通道的频率、幅值、偏置都可以由用户调节，并且可以设置多个通道信号之间的相位差。 (3)编辑波形的方式有：设置参数、输入公式、手工绘制通信波特率的全部功能在PC机上实现。 -In this thesis, the arbitrary waveform generator to achieve the basic function
<loutao> 在 2025-06-28 上传 | 大小：576kb | 下载：0

[VHDL编程] verilog

说明：数字锁相环电路verilog源代码 开发环境quartus-Digital PLL circuit verilog source code
<louxy> 在 2025-06-28 上传 | 大小：1kb | 下载：0

[VHDL编程] qiangdaqi

说明：已VHDL语言实现人抢答器，有抢答计时，答题计时，超时报警功能，通过仿真-VHDL language has been one answer device, there is answer in time, answer time, time-out alarm function, the simulation
<louxy> 在 2025-06-28 上传 | 大小：4kb | 下载：0

[VHDL编程] 7a46676f239d

说明：SPI.pdfC Programming Language -C Programming Language
<王竞乡> 在 2025-06-28 上传 | 大小：103kb | 下载：0

[VHDL编程] ED-Aand-Verilog_HDL

说明：EDA和verilog联合使用，是FPGA开发的利器-EDA and the joint use of verilog is FPGA development tool
<田七> 在 2025-06-28 上传 | 大小：17.16mb | 下载：0

[VHDL编程] mid01

说明：中值滤波的VHDL语言，包括所有的工程，工程中包含所有的模块程序-Median filtering VHDL language, including all engineering, engineering program contains all the modules
<jinglili> 在 2025-06-28 上传 | 大小：1.24mb | 下载：0