[VHDL编程] xiyiji

说明：描述了洗衣机的工作原理和实现方法，通过vhdl的逻辑描述和行为描述方便简单的实现了此功能-Describes the working principle of washing machine and its realization methods, through the logic of VHDL described and act descr iptions convenience simple realizing the function
<卧虎> 在 2025-06-10 上传 | 大小：535kb | 下载：0

[VHDL编程] vhdl-xiyiji

说明：基于quartus2的vhdl状态机——洗衣机编程应用，采用EDA自顶向下的设计方法。-The vhdl state machine based quartus2- washing machine programming applications, the EDA top-down design approach.
<zenpging> 在 2025-06-10 上传 | 大小：979kb | 下载：0

[VHDL编程] saicheyouxi

说明：用VHDL软件开发了赛车游戏，经过max plus 2的验证 很好而且很实用 很有意思-VHDL software was developed with racing games, after a good verification max plus 2 very interesting and very useful
<卧虎> 在 2025-06-10 上传 | 大小：3.36mb | 下载：0

[VHDL编程] pwmyixiang

说明：用VHDL编写的基于CPLD移相程序,开发环境是ISE9.1-CPLD with VHDL-based preparation phase procedures, the development environment is ISE9.1
<zhoujie> 在 2025-06-10 上传 | 大小：5kb | 下载：0

[VHDL编程] 16qam

说明：simulink平台上实现16QAM的解调模型，并用XILINX ISE软件实现modesim仿真-Simulink on a platform of 16QAM demodulation models, modesim and XILINX ISE software simulation
<张德> 在 2025-06-10 上传 | 大小：48kb | 下载：0

[VHDL编程] Sainty2

说明：里边有一个半加器。、一个全加器、一个触发器和一个无符号4乘4的乘法器程序，可以完成4位无符号数相乘-Inside there is a half adder. , A full adder, a flip-flop, and an unsigned 4 by 4 multiplier process can be completed by multiplying the number of 4-bit unsigned
<青争> 在 2025-06-10 上传 | 大小：3kb | 下载：0

[VHDL编程] code

说明：浙江大学体系结构实验代码 实现流水线的forwarding-Architecture, Zhejiang University Experimental code pipeline forwarding
<crystal> 在 2025-06-10 上传 | 大小：16kb | 下载：0

[VHDL编程] exp7_final

说明：CPU流水线设计 实现旁路 停顿 和 控制竞争处理 源代码-CPU pipeline design and control of competition to achieve bypass stop processing the source code
<crystal> 在 2025-06-10 上传 | 大小：3.01mb | 下载：0

[VHDL编程] 8255

说明：用VHDL实现8255并口板，是CPLD比较好的例程-8255 parallel port board with VHDL implementation is relatively good routine CPLD
<范立强> 在 2025-06-10 上传 | 大小：274kb | 下载：0

[VHDL编程] parallel

说明：用VHDL语言实现8255功能，是CPLD比较好的例程-8255 parallel port board with VHDL implementation is relatively good routine CPLD
<范立强> 在 2025-06-10 上传 | 大小：275kb | 下载：0

[VHDL编程] resomador

说明：a sorce of somador in vhdl
<daniel> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] add_tree_mult

说明：verilog HDL编写的8位乘法器，谢谢使用-the preparation of 8-bit multiplier verilog
<田甜> 在 2025-06-10 上传 | 大小：1kb | 下载：0