[VHDL编程] dianti1

说明：该程序是一个简单的电梯控制程序,运用VHDL语言编程,能实现电梯所要的功能并在DE2板上演示-The program is a simple elevator control procedures, the use of VHDL language programming, to achieve the desired function of the elevator and in the DE2 board demo
<zlj> 在 2025-06-02 上传 | 大小：985kb | 下载：0

[VHDL编程] jiaotongdeng

说明：
<zlj> 在 2025-06-02 上传 | 大小：1.24mb | 下载：0

[VHDL编程] vhdl

说明：4位乘法器 vhdl library IEEE use IEEE.std_logic_1164.all entity one_bit_adder is port ( A: in STD_LOGIC B: in STD_LOGIC C_in: in STD_LOGIC S: out STD_LOGIC C_out: out STD_LOGIC ) en
<陈强> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] 12

说明：4位除法器 library IEEE use IEEE.std_logic_1164.all use IEEE.std_logic_unsigned.all entity fpdiv is port ( DIVz: out STD_LOGIC A: in STD_LOGIC_VECTOR (3 downto 0) B: in STD_LOGIC_VECTOR (3 downt
<陈强> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：一个VHDL实现的测频计 LIBRARY ieee USE ieee.std_logic_1164.all USE ieee.std_logic_arith.all USE ieee.std_logic_unsigned.all ENTITY freq IS PORT( Fsignal : IN std_logic -- Rst : IN std_logic Gate : IN st
<陈强> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] 2

说明：使用变量的状态机 library ieee use ieee.std_logic_1164.all ENTITY fsm2 IS PORT(clock,x : IN BIT z : OUT BIT) END fsm2 ------------------------------------------------- ARCHITECTURE using_wait OF fsm2 IS
<陈强> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] yimaqi

说明：这是一个译码器，与编码器功能相反，可以用于设计抢答器等，便于在实验箱上演示-This is a decoder, and encoder On the contrary, can be used to design Responder so easy to be demonstrated in the experimental box
<孙法江> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl-coding-procedures

说明：vhdl coding procedures 是在quartusII 下用VHDL编写的 包括了双极性码编hdb3码 和用3位二进制码编hdb3码 -vhdl coding procedures in quartusII prepared under the covers with the VHDL code compilation hdb3 bipolar code and binary code compiled using thr
<zln> 在 2025-06-02 上传 | 大小：2kb | 下载：0

[VHDL编程] Verilog-HDL

说明：Verilog HDL设计的示例程序与讲解
<张和> 在 2025-06-02 上传 | 大小：99kb | 下载：0

[VHDL编程] FPGA

说明：FPGA开发时编程需要注意的几点，介绍良好的编程序方法与习惯-FPGA development points to note when programming
<张和> 在 2025-06-02 上传 | 大小：5kb | 下载：0

[VHDL编程] fpu_v2_10_example_designs

说明：fpu example designs with VHDL
<ricvadim> 在 2025-06-02 上传 | 大小：335kb | 下载：0

[VHDL编程] Fundamentals.Digital.Logic.VHDL

说明：Fundamentals Digital Logic VHDL
<ricvadim> 在 2025-06-02 上传 | 大小：31.23mb | 下载：0