[VHDL编程] InterefacingPS2Keyboard

说明：FPGA/keyboard interface is shown in figure 1. When the FPGA “reads” the Data or Clock inputs both PS2Data_out and PS2Clk_out are kept low which puts the tri-state buffers in high impedance mode. When the FPGA "writes" a logic 0 on an output, the
<qweqweqwe> 在 2025-12-25 上传 | 大小：422kb | 下载：0

[VHDL编程] myself3

说明：FPGA 接一个高速AD。。在模拟示波器上实现逻辑分析仪的功能-FPGA logic
<cxl> 在 2025-12-25 上传 | 大小：1.72mb | 下载：0

[VHDL编程] i2c

说明：This code implements the control of the i2c bus with a MC68000 type interface. It is modeled from the M-bus component in certain Motorola uC. The I2C control is done in the component i2c_control and the uC interface is implemented in the component u
<quantum_dot> 在 2025-12-25 上传 | 大小：3kb | 下载：0

[VHDL编程] quartusii_handbook

说明：关于quartus最权威和最详尽的说明和指导，是一个很好的新手入门的handbook-About quartus the most authoritative and detailed instructions and guidance, is a good novice' s handbook entry
<王宇坤> 在 2025-12-25 上传 | 大小：20.58mb | 下载：0

[VHDL编程] CNT10-START

说明：十进制计数器的设计的源代码 verilog语言 -conter10
<于慧敏> 在 2025-12-25 上传 | 大小：1.06mb | 下载：0

[VHDL编程] mc8051_MYdemo

说明： 51IP核一些资料， 很好可以根据自己的需要进行定制，方便自己设计。-51IP Nuclear some information, well you can customize according to their own needs to facilitate own design.
<李小虎> 在 2025-12-25 上传 | 大小：5.19mb | 下载：0

[VHDL编程] SDcard

说明：fpga关于SD卡存储的程序，可以做出来的，很好-fpga program stored on the SD card, you can do things, very good
<李小虎> 在 2025-12-25 上传 | 大小：40kb | 下载：0

[VHDL编程] FPGAPLL

说明：FPGA做的PLL 可以使用，比软件自带的省一些资源-PLL can be used FPGA to do more than the software comes with some of the resources of the province,
<李小虎> 在 2025-12-25 上传 | 大小：110kb | 下载：0

[VHDL编程] Lock

说明：密码锁，本设计是根据小区的门，来设计的。这个设计，可以减少一个保安，什么的。具有使用价值。-Lock, the design is based on cell doors, to design. This design can reduce a security, or something. Has a value.
<红儿> 在 2025-12-25 上传 | 大小：1.14mb | 下载：0

[VHDL编程] vhdl_jk

说明：本程序通过使用vhdl语言描述JK触发器，实现了JK触发器的四个工作状态，进而我们可以将其应用到其他使用JK触发器的电路中-The procedure by using vhdl language to describe the JK flip-flop, JK flip-flop realized the four working state, then we can apply it to others using the JK flip-flop circuit
<刘轶龙> 在 2025-12-25 上传 | 大小：197kb | 下载：0

[VHDL编程] add

说明：实现加法、减法及循环累加运算，同时有溢出判断的verilog程序，已经验证-To achieve addition, subtraction and recycling accumulation operations, while there is overflow judge verilog program has been verified
<王宇坤> 在 2025-12-25 上传 | 大小：431kb | 下载：0

[VHDL编程] DDS_FINAL

说明：My project is on Direct Digital Synthesiser using Verilog HDL.This project is doing by me on july 2009 in summer training at NIT Kurukshetra, India. This DDS system generate the square wave, Triangular wave,Sine wave and saw wave with different fre
<Raju Kumar> 在 2025-12-25 上传 | 大小：427kb | 下载：0