[VHDL编程] T_uart

说明：CPLD发送模块的实现代码,设计按键检测模块，并将键值通过构造的UART发送模块发送到串口调试工具中查看。--发送格式：1位起始位+8位数据位+1位停止位=10位-CPLD implementation of the code to send the module to design key detection module, and key by constructing the UART to send the module to send to the serial port debugg
<虎> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] interface

说明：单片机和CPLD的接口实现，能够实现数据的读写。-MCU and CPLD' s interface can read and write data.
<虎> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ddfs

说明：直接数字频率合成器，整个工程文件都在，仿真也有，直接就能用。-Direct digital frequency synthesizer, the entire project file are in the simulation is also directly be able to use.
<虎> 在 2025-06-19 上传 | 大小：467kb | 下载：0

[VHDL编程] crc

说明：自己写的循环冗余校验，进行了仿真，整个工程都在！-Wrote it myself, cyclic redundancy check carried out a simulation, the whole project are in!
<虎> 在 2025-06-19 上传 | 大小：426kb | 下载：0

[VHDL编程] rstk-0.7.tar

说明：archivo reed solom para utilizar en decodificacion de television digital esta en vhdl
<Gus> 在 2025-06-19 上传 | 大小：174kb | 下载：0

[VHDL编程] I2C_xo

说明：IIC的verilog源码，可以在Lattice的XO DEMO板上运行的IIC代码。内附说明文件-IIC' s verilog source code, you can Lattice' s XO DEMO board to run IIC code. Included documentation
<高小高> 在 2025-06-19 上传 | 大小：6.26mb | 下载：0

[VHDL编程] Digita_mediante_VHDL

说明：practica de ejercicios de vhdl
<Gus> 在 2025-06-19 上传 | 大小：186kb | 下载：0

[VHDL编程] Chuongtrinh_mau

说明：vhdl codes examples-vhdl codes examples
<chicken09> 在 2025-06-19 上传 | 大小：3.94mb | 下载：0

[VHDL编程] 8-led-VHDL

说明：8位流水灯程序设计，跑马灯效果显示，里面是VHDL程序。-8 water lamps program design, which is a VHDL program
<luo> 在 2025-06-19 上传 | 大小：107kb | 下载：0

[VHDL编程] Divider-design-in-three-ways

说明：三种方式设计的分频器（常用于产生秒脉冲）-Divider design in three ways (often used to produce second pulse)
<luo> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ocidec1

说明：基于fpga的硬盘控制器，用vhdl语言编写-The hard disk controller
<liwei> 在 2025-06-19 上传 | 大小：37kb | 下载：0

[VHDL编程] FPGA_Development_of_full-Gong_Lue

说明：FPGA开发全攻略— 工程师创新设计宝典-FPGA_Development_of_full-Gong_Lue
<liu> 在 2025-06-19 上传 | 大小：10.57mb | 下载：0