[VHDL编程] UART

说明：是使用ISE实现UART通信功能，可以提高你的FPGA能力。-Is to use the ISE implementation UART communication can improve the ability of your FPGA.
<dengfeng> 在 2025-06-20 上传 | 大小：18kb | 下载：0

[VHDL编程] left_shift_register

说明：用ＥＤＡ实现的一个带有同步并行预置功能的８位左移移位寄存器-With the EDA to achieve a preset function in parallel with synchronous 8-bit left shift register
<哈哈> 在 2025-06-20 上传 | 大小：144kb | 下载：0

[VHDL编程] adder

说明：一位全加器可由两个一位半加器与一个或门构成，该设计利用层次结构描述法，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路-A full adder can be two a half-adder and an OR gate structure, the design is the use of hierarchical descr iption method, first of all the design half-adder circuit, be packa
<哈哈> 在 2025-06-20 上传 | 大小：154kb | 下载：0

[VHDL编程] 2x4_decoder

说明：2*4 decoder program in verilog
<sandeep> 在 2025-06-20 上传 | 大小：31kb | 下载：0

[VHDL编程] bitadder

说明：verilog code for 4 bit adder
<sandeep> 在 2025-06-20 上传 | 大小：7kb | 下载：0

[VHDL编程] 4x1_mux

说明：verilog code for 481 mux
<sandeep> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] 4x2_priorityencoder

说明：verilog code for priority encoder
<sandeep> 在 2025-06-20 上传 | 大小：7kb | 下载：0

[VHDL编程] bcd_adder

说明：verilog code for bcd adder
<sandeep> 在 2025-06-20 上传 | 大小：10kb | 下载：0

[VHDL编程] DIANZIRILI

说明：EDA 用VHDL语言做的电子万年历，有全套的代码还有仿真-EDA using VHDL language to the electronic calendar, there is a full set of code there are simulation
<cleool> 在 2025-06-20 上传 | 大小：7.81mb | 下载：0

[VHDL编程] XilinxFPGA1.1

说明：十分钟学会Xilinx FPGA 设计浅显易懂的学习书，为FPGA的初学者提供很好的参考-10 minutes Society of Xilinx FPGA design easy to understand book learning, for FPGA to provide a good reference for beginners
<郭子> 在 2025-06-20 上传 | 大小：1.66mb | 下载：0

[VHDL编程] Springer_2006_SystemVerilog_for_Verificatio_Chris

说明：A Guide to Learning the Testbench System Verilog Language Features
<aj000> 在 2025-06-20 上传 | 大小：1.35mb | 下载：0

[VHDL编程] Writing_Testbenches_using_System_Verilog

说明：Testbench creation and development methodology with System Verilog. By Janick Bergeron.
<aj000> 在 2025-06-20 上传 | 大小：2.64mb | 下载：0