资源列表
[VHDL编程] Verilog-Hdl_Circuit_Design
说明:Verilog-Hdl Circuit Design 电路设计-Verilog-Hdl Circuit Design<zhenglong> 在 2025-06-18 上传 | 大小:618kb | 下载:0
[VHDL编程] clock
说明:基于vhdl的数字钟,分别由6个数码管显示24小时、60分钟、60秒的计数显示;设有校时、校分、秒清零校正功能,分别由3个按键控制;验证可用。-On vhdl digital clock, respectively, by 6 digital tube display 24 hours, 60 minutes, 60 seconds of the count display with school hours, school hours, seconds, cleared correction<ly> 在 2025-06-18 上传 | 大小:261kb | 下载:0
[VHDL编程] converter(D-B)
说明:用移位快速实现10进制转2进制,无需除法器-quick converter<ASIC/FPGA> 在 2025-06-18 上传 | 大小:1kb | 下载:0
[VHDL编程] my_vix0903
说明:基于Xilinx FPGA 的Spartan3 实现的VXI接口-FPGA VXI interface<chen> 在 2025-06-18 上传 | 大小:2.41mb | 下载:0
[VHDL编程] m1_core.tar
说明:一个小巧的mips处理器,verilog写的,大家可以-A small mips processor, verilog written, we can see<李仓> 在 2025-06-18 上传 | 大小:21kb | 下载:0