[VHDL编程] FSK_modulation_VHDL

说明：FSK调制的VHDL程序，有详细注释，并在最后附上仿真图，方便理解和验证。-FSK modulation of the VHDL program, detailed annotations, and attach a simulation of the final map, to facilitate understanding and validation.
<kuaile> 在 2025-06-10 上传 | 大小：30kb | 下载：0

[VHDL编程] IEEE_standard_verilog

说明：其中，Verilog硬件描述语言（HDL）的定义，在这个标准。 Verilog的HDL是一个正式的符号中的电子系统创建的各个阶段使用。因为它既是机读和人类可读的，它支持开发，验证，综合，硬件设计和测试，对数据通信的硬件设计，以及维修，改装和硬件采购。这个标准的主要对象是工具的实现者支持的语言和语言的高级用户。-The Verilog Hardware Descr iption Language (HDL) is defined in this standard. Verilog HDL is a
<zhong> 在 2025-06-10 上传 | 大小：3.97mb | 下载：0

[VHDL编程] FSK_demodulation_VHDL

说明：基于FSK解调的VHDL程序，有详细的注释说明，并在最后附上仿真图，便于理解和验证。-VHDL-based FSK demodulation process, a detailed explanatory notes, and attached in the final simulation map, easy to understand and verify.
<kuaile> 在 2025-06-10 上传 | 大小：33kb | 下载：0

[VHDL编程] URAT_transmitter_receiver_VHDL

说明：基于UART的VHDL程序，包括顶层程序、波特率发生器程序、UART发送器程序、UART接收器程序4部分程序。有详细注释，并在每个程序后附上一张仿真波形图，便于理解和验证。-UART in VHDL-based procedures, including the top-level procedures, procedures for the baud rate generator, UART transmitter program, UART receiver program four par
<kuaile> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] PLCC84_Socket_mdy

说明：PLCC84 插座的封装，例如cpld芯片EPM7128slc84-PLCC84 socket package, for example, and so on cpld chip EPM7128slc84
<xue_1986> 在 2025-06-10 上传 | 大小：4kb | 下载：0

[VHDL编程] mail2xilinx

说明：sysgen example for FFT application
<bala> 在 2025-06-10 上传 | 大小：1.12mb | 下载：0

[VHDL编程] dwt2d_latest[1].tar

说明：小波变换的开源代码（Verilog HDL）包括有测试文件，本人看过，挺好。-code of dwt
<陈先生> 在 2025-06-10 上传 | 大小：404kb | 下载：0

[VHDL编程] matrixkeyscan

说明：4*4矩阵键盘的VHDL控制语句，我自己编写的，简单易懂，需要的朋友可以参考-4* 4 matrix keyboard VHDL control statements, I have written, easy to understand, you can reference to see if someone need
<无真实> 在 2025-06-10 上传 | 大小：117kb | 下载：0

[VHDL编程] QuartusIIIntroduction

说明：QuartusII简介，讲解相关操作过程-About QuartusII
<冯侃> 在 2025-06-10 上传 | 大小：3.95mb | 下载：0

[VHDL编程] ex1.v

说明：用Verilog HDL 实现的4位二进制全加器。-4-bit full adder implemented with Verilog HDL
<gb18030> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL(LOCK)

说明：数字密码锁的设计与实现 一．实验目的 1. 学习VHDL的综合设计应用 2. 学习数字密码锁的设计 二．实验内容 设计一个数字密码锁，对其编译，仿真，下载。 数字密码锁具体要求如下： 1.系统具有预置的初始密码“00000001”。 2.输入密码与预存密码相同时，开锁成功，显示绿灯，否则开锁失败，显示红灯。 3.具有修改密码功能。修改密码时，先开锁，开锁成功才可以修改。 4.系统同时具有关锁功能。关锁后，显示红灯。 5.密码由拔码开关表
<爱好> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] VHDL(sin)

说明：基于ROM的正弦波发生器的设计 一．实验目的 1. 学习VHDL的综合设计应用 2. 学习基于ROM的正弦波发生器的设计 二．实验内容 设计基于ROM的正弦波发生器，对其编译，仿真。 具体要求： 1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。 -ROM-based
<爱好> 在 2025-06-10 上传 | 大小：17kb | 下载：0