资源列表

« 1 2 ... .36 .37 .38 .39 .40 1341.42 .43 .44 .45 .46 ... 4310 »

[VHDL编程7SEG-VHDL

说明:7段数码管的设计与实现 用真值表法和逻辑表达式两种-7 Design and implementation of digital control and logic expressions with a truth table of two
<YeZiqiang> 在 2025-06-08 上传 | 大小:35kb | 下载:0

[VHDL编程liangzhu

说明:设计一个能演奏梁祝的电子琴。要以写入其它的乐曲进行演奏-Butterfly design a can play the keyboard. To write music to be performed other
<周鹏> 在 2025-06-08 上传 | 大小:5kb | 下载:0

[VHDL编程compare

说明:一个用verilog写的基本的比较器,其中带了一些其他的电路,也是用verilog编的,希望对读者有用。-Use verilog to write a basic comparator, which brought a number of other circuits, but also with the verilog code, and I hope useful to readers.
<lixu> 在 2025-06-08 上传 | 大小:123kb | 下载:0

[VHDL编程verilog

说明:verilog编程中的基本程序,包括比较器,编码器,解码器,移位寄存器等-verilog programming in the basic procedures, including comparators, encoders, decoders, shift registers, etc.
<lixu> 在 2025-06-08 上传 | 大小:458kb | 下载:0

[VHDL编程ziandzifu

说明:lcd12864 全屏显示 汉字加字符-lcd12864 full screen characters plus characters
<fansen> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL_code

说明:三角波发生器,VHDL代码,要的朋友下载!-Triangular wave generator, VHDL code, to be a friend to download!
<chzhqlove> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程data_scanC

说明:外接ps2接口的键盘,此模块用于判断键盘按键-Judgement keyboard keys
<actel> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程convert

说明:当有键盘按下是,将键盘对应的码值转换为对应的通断码-When a keyboard is pressed, the code will convert the value of the corresponding keyboard
<actel> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程segmain

说明:显示模块,由于LED数码管的对键盘通断码的显示-Display module, as LED digital tube off code on the keypad display
<actel> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程ps21

说明:由于7段LED数码管的显示,通过输入,显示出对应的数字的顶层模块-As the 7 LED digital tube display, by entering, showing the corresponding figures
<actel> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程top_module

说明:AES Encryption Algorithm.... This Module gives the basic overview to indicate the flow of AES Algorithim at different stages by associating various Packages to the module-AES Encryption Algorithm.... This Module gives the basic overview to
<Syed Shafi> 在 2025-06-08 上传 | 大小:3kb | 下载:0

[VHDL编程tb_top_module

说明:This Module is the Test Bench for AES Algorithm
<Syed Shafi> 在 2025-06-08 上传 | 大小:1kb | 下载:0
« 1 2 ... .36 .37 .38 .39 .40 1341.42 .43 .44 .45 .46 ... 4310 »

源码中国 www.ymcn.org