[VHDL编程] fir_16.txt

说明：the code performs the fir 16 tap filter operation
<yeshoda> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] EDA

说明：基于EDA技术的八路智力抢答器的设计，原理图和VHDL程序-based on EDA technology, intellectual Responderbased on EDA technology, intellectual answering device design, process schematics and VHDL
<何乐> 在 2025-06-08 上传 | 大小：376kb | 下载：0

[VHDL编程] JPEG_verilog_code

说明：jpeg的verilog代码，只是编码部分的代码-jpeg of the verilog code, but coding part of the code
<刘军> 在 2025-06-08 上传 | 大小：39kb | 下载：0

[VHDL编程] 2440_FPGA

说明：在三星2440基础上扩展FPGA,实现多串口通讯的FPGA源码。编译、验证完全正确，放心使用，是不可多得的实用资料！-Based on the expansion of the Samsung 2440 FPGA, FPGA implementation of serial communication source. Compile, verify completely correct, ease of use, is a rare practical information!
<周明> 在 2025-06-08 上传 | 大小：2.47mb | 下载：0

[VHDL编程] ad0809

说明：ADC0809 verilog-ADC0809 verilog...............................
<Tao> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] UART

说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。
<姜昕> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFOadnVHDL

说明：FIFO （先进先出队列）是一种在电子系统得到广泛应用的器件，通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。
<姜昕> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] RAMANDVHDL

说明：双接口的RAM的VHDL，用VHDL语言编写的
<姜昕> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] adder_32

说明：32bits 加法器-32bits adder
<aguang> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] CLZ_32bit

说明：前导零的计算-Calculation of leading zeros
<aguang> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog_HDL

说明：学习Verilog 好帮手-A good helper to learn Verilog
<aguang> 在 2025-06-08 上传 | 大小：2.79mb | 下载：0

[VHDL编程] Design_Compiler

说明：Design Comliler 教程-Design Comliler Tutorial
<aguang> 在 2025-06-08 上传 | 大小：1.25mb | 下载：0