资源列表
[VHDL编程] PipelinedCPU
说明:用Verilog语言实现的流水线CPU设计,大家可以参考一下。-Using Verilog design language of the line CPU, you can reference.<hewei> 在 2025-06-10 上传 | 大小:12.05mb | 下载:0
[VHDL编程] digitalcymometer
说明:基于VHDL的数字频率计,通过硬件实现,效果很好 -digital cymometer design based on vhdl language<lxb> 在 2025-06-10 上传 | 大小:786kb | 下载:0
[VHDL编程] trafficlight
说明:交通灯的设计,基于quartusII软件,硬件上已实现-traffic light based on quartusII<lxb> 在 2025-06-10 上传 | 大小:549kb | 下载:0
[VHDL编程] quartus_ii_tutorial_hierarchical
说明:quartus guide book for verilog<gokul> 在 2025-06-10 上传 | 大小:230kb | 下载:0
[VHDL编程] CPU_data_path_design_is_very_simple
说明:居于硬件描述语言的简单CPU设计,能够实现比较简单的数据传送处理功能,虽然功能简单,但只要搞懂了其中原理,对于大的系统就能够有依葫芦画瓢的强大效果。-Living in a simple CPU hardware descr iption language design, to achieve relatively simple data transfer processing functions, although the functionality is simple, but as lon<龙王> 在 2025-06-10 上传 | 大小:105kb | 下载:0
[VHDL编程] mem_ctrl
说明:老外写的通用的存储器控制核,支持SDRAM SSRAM FLASH,ROM等等 8个片选信号 支持RMW cycles最大可达9*64M Bytes的存储器容量-Written by foreigners universal memory controller core, support for SDRAM SSRAM FLASH, ROM, etc. 8 chip select signals support RMW cycles up to 9* 64M Bytes of memory ca<lishufei> 在 2025-06-10 上传 | 大小:388kb | 下载:0