[VHDL编程] 8bit_up_ise9migration

说明：sync ram of 258*8 bit you know
<vishwas> 在 2025-06-28 上传 | 大小：974kb | 下载：0

[VHDL编程] picoblaze

说明：picoblaze an 8 bit processor
<vishwas> 在 2025-06-28 上传 | 大小：1.02mb | 下载：0

[VHDL编程] 8bit_up

说明：8 bit microprocessor made3 by iitd
<vishwas> 在 2025-06-28 上传 | 大小：864kb | 下载：0

[VHDL编程] ea642165-49fe-442c-9859-04e0c2abeb4c

说明：modelsim 最完整的教程 有图形界面-modelsim most complete tutorial
<lili> 在 2025-06-28 上传 | 大小：379kb | 下载：0

[VHDL编程] 1

说明：使用force和release语句，这种方法不能准确反映双向端口的信号变化，但这种方法可以反映块内信号的变化。具体如示：-Use of force and release statements, this method does not accurately reflect the bi-directional port of the signal changes, but this method can reflect the changes in the signal block. Spec
<lili> 在 2025-06-28 上传 | 大小：5kb | 下载：0

[VHDL编程] simpleLed.vhd

说明：LED BLINK TEST for FPGA
<Ammar> 在 2025-06-28 上传 | 大小：1kb | 下载：0

[VHDL编程] wbspec_b4.pdf

说明：Wishbone interface, for development of system on chip interfaces
<Ammar> 在 2025-06-28 上传 | 大小：946kb | 下载：0

[VHDL编程] UART

说明：VHDL语言写的串口发送、接收程序，根据晶振和相应的波特率修改分频器就可以实现！-Written in VHDL serial send, receive, process, according to crystal and the corresponding baud rate divider changes can be achieved!
<康丙寅> 在 2025-06-28 上传 | 大小：2kb | 下载：0

[VHDL编程] Synplify901.crack

说明：高性能综合工具Synplify9.0.1破解文件-High-performance integrated tool Synplify9.0.1 crack file
<姚志海> 在 2025-06-28 上传 | 大小：32kb | 下载：0

[VHDL编程] amplifier-4549

说明：用分立元件打造运放，性能超过NE5532\AD827-is easy building Amplifier
<cpuos> 在 2025-06-28 上传 | 大小：17kb | 下载：0

[VHDL编程] 8085

说明：8085 full notes.. architecture, programming etc
<Amit Raj> 在 2025-06-28 上传 | 大小：975kb | 下载：0

[VHDL编程] vhdlcodes

说明：its VHDL coding for full adder and full substractor. 1.Structural model for Half Adder 2.Structural model for Full Adder 3.VHDL code for BEHAVIORAL model of Full Adder 4.VHDL CODE: full substractor (dataflow): 5.VHDL Code:full substracto
<mohankrrishna> 在 2025-06-28 上传 | 大小：1kb | 下载：0