[VHDL编程] versatile_fifo_latest.tar

说明：用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。-versatile_fifo
<陈亮> 在 2025-06-05 上传 | 大小：1.24mb | 下载：0

[VHDL编程] Verilog_HDL

说明：一些程序，希望好大家好好看看，很简单，促学者-chengc
<草人> 在 2025-06-05 上传 | 大小：16kb | 下载：0

[VHDL编程] dds--FPGA

说明：基于fpga的dds实现，对应东南大学的ESD试验箱-fpga dds
<郑奎> 在 2025-06-05 上传 | 大小：367kb | 下载：0

[VHDL编程] lms

说明：verilog编写的lms算法模块，简单易用-lms module using verilog.It s simple.
<邓小伟> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] i2c_verilog_fanli

说明：i2c程序verilog范例,注释非常详细-i2c program sample verilog
<515666524> 在 2025-06-05 上传 | 大小：19kb | 下载：0

[VHDL编程] LDPC

说明：VLSI LDPC Soft bit flipping decoder
<vijay> 在 2025-06-05 上传 | 大小：249kb | 下载：0

[VHDL编程] verilogqdpsk

说明：verilog通信系统设计 verilog通信系统设计-verilog
<970423706> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogTutorial_testbench

说明：guide about verilog_testbench
<tuoi> 在 2025-06-05 上传 | 大小：1.06mb | 下载：0

[VHDL编程] synthesis_coursework.tar

说明：Synthesis of Digital Architectures
<yiyuzhiming> 在 2025-06-05 上传 | 大小：29kb | 下载：0

[VHDL编程] text

说明：如何获取网卡MAC、硬盘序列号、CPU ID-How to obtain the network card MAC, hard drive serial number, CPU ID
<daisy> 在 2025-06-05 上传 | 大小：2kb | 下载：0

[VHDL编程] docppt_9

说明：matlab使用手册，很有帮助作用的，对于查找函数。-matlab manual, helpful role, for the search function.
<zhoujun> 在 2025-06-05 上传 | 大小：386kb | 下载：0

[VHDL编程] waveletcg_example

说明：一维小波变换一层重构，实现MALLAT算法重构，经测试完全正确。-Layer of one-dimensional wavelet transform reconstruction algorithm to achieve MALLAT reconstruction, tested entirely correct.
<羽凡> 在 2025-06-05 上传 | 大小：1.63mb | 下载：0