资源列表
[VHDL编程] Verilog DHL数字钟
说明:用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能-Verilog language used in the preparation of a digital clock procedures, in addition to the basic count, but also with school, an alarm clock<谢树扬> 在 2025-06-08 上传 | 大小:2kb | 下载:0
[VHDL编程] CPUverilog
说明:pic cpu source code. it is writed in the verilog source code. it can work on the 40Mhz high speed.<詹伟业> 在 2025-06-08 上传 | 大小:24kb | 下载:0
[VHDL编程] 数据选择器vhd源代码
说明:数据选择器,半加器,3-8译码器vhd源代码。是最近学校的实验内容。我要成会员,所以都发上来供大家参考。-data selection, half-adder ,3-8 decoder vhd source code. Recent experimental schools content. I want to become members and therefore has made onto for reference.<kljd> 在 2025-06-08 上传 | 大小:11kb | 下载:0
[VHDL编程] 八位的伪随机数产生的verilog文件
说明:八位的伪随机数产生的verilog文件linear-feedback-shift-register-eight pseudo-random number generator in Verilog document linear-feedback- shift-register<陈正一> 在 2025-06-08 上传 | 大小:2kb | 下载:0
[VHDL编程] micro uart
说明:硬件uart源程序verilog HDL,即相关文档-hardware UART Verilog HDL source, that the relevant documents<陈正一> 在 2025-06-08 上传 | 大小:335kb | 下载:0
[VHDL编程] VHDL 的实例程序,共44个
说明:经典VHDL 的实例程序,共44个!要下载的尽快-classic examples of VHDL, with a total of 44! To download as soon as possible<立立> 在 2025-06-08 上传 | 大小:42kb | 下载:0
[VHDL编程] 3U-CPCI-PCB-Template
说明:3U CompactPCI PCB 模板,使用工具为Altium Designed 9-PCB template of 3U CompactPCI with Altium Designed 9<asn> 在 2025-06-08 上传 | 大小:591kb | 下载:0