资源列表
[VHDL编程] Logicsynthesis
说明:台湾的介绍逻辑综合的相当有价值的ppt资料-describe the steps of logic synthesis<lvz> 在 2025-12-31 上传 | 大小:1.22mb | 下载:0
[VHDL编程] VERILOG_VLSI_LAB_MANUAL
说明:VHDL Lab Manual useful for lab purpose<Vinodh> 在 2025-12-31 上传 | 大小:1.83mb | 下载:0
[VHDL编程] Design-of-general-purpose-registers-vhdl-language.
说明:寄存器设计,以VHDL语言设计模拟一个通用寄存器。可供初学者学习。-Register is designed to simulate a VHDL language design general-purpose registers. For beginners to learn.<刘平> 在 2025-12-31 上传 | 大小:4kb | 下载:0
[VHDL编程] messageschedule
说明:Para calcular las palabras de cada ronda del algoritmo SHA<Iab> 在 2025-12-31 上传 | 大小:1kb | 下载:0
[VHDL编程] soft_demapper
说明:This is soft demapper algorithm<sunghwanchoi> 在 2025-12-31 上传 | 大小:9kb | 下载:0