[VHDL编程] ImplementationofHighSpeedUpDownConversionFIRFilter

说明：为了对FPGA 的资源占用量最小，以便实现 片上系统(SoC)设计，充分利用了上下变频过程中I，Q 数据流的特点，仅用一套滤波器运算单元分时复用对I，Q 滤波，同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。-Benefiting from the characteristics of I and Q data streams in the converter。 one set of computation units is multiplexed to fil
<cslbetter> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] CPU

说明：基于32位MIPS流水线CPU，由自己独立完成，-Pipelined 32-bit MIPS-based CPU, by themselves independently,
<张朋> 在 2025-06-09 上传 | 大小：7.97mb | 下载：0

[VHDL编程] fifo_syn

说明：本源码是用VERILOG实现FIFO的读取，并在实验板上已经验证可以使用-This source is used to achieve FIFO read VERILOG, and the board has been verified in experiments using
<zhao> 在 2025-06-09 上传 | 大小：19kb | 下载：0

[VHDL编程] source

说明：本源码是 基于VERILOG的SDRAM的开发与实现 并能实现 刷新，预充电，突发长度为8字节等功能 已验证，可用-The source is based on the SDRAM VERILOG development and implementation and to achieve refresh, precharge, a burst length of 8 bytes and other functions have been verified, the available
<zhao> 在 2025-06-09 上传 | 大小：9kb | 下载：0

[VHDL编程] FPGA_Drive_VGA

说明：介绍了VGA图形的显示原理及时序参数，并给出了FPGA产生时序驱动VGA的Verilog例程，适合初学者研读！-Introduced the principle of VGA graphics display and timing parameters, and generate timing-driven FPGA gives the VGA' s Verilog routines read suitable for beginners!
<方伟> 在 2025-06-09 上传 | 大小：242kb | 下载：0

[VHDL编程] A_VGA_display_controller

说明：详细介绍了VGA图像的驱动原理、时序参数，也给出了实现时序的HDL代码-Detail driving principle of the VGA image, timing parameters, but also to achieve given the timing of the HDL code
<方伟> 在 2025-06-09 上传 | 大小：74kb | 下载：0

[VHDL编程] uCore_120rel_vhdl_f

说明：uCore architecture (VHDL and Forth sources). MicroCore s top priority is simplicity and understandability. MicroCore is rooted in the Forth language but it is not confined to execute Forth programs – it is a pretty good general purpose processor an
<Jack> 在 2025-06-09 上传 | 大小：692kb | 下载：0

[VHDL编程] div_clk_01

说明：Simple D flip flip with D, clock, and Q.
<Zaman Tushar> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] Xlinx_CAM

说明：Xilinx提供的CAM文档，包含设计小规模的CAM的Verilog源代码，以及相应的说明文档。xapp201为综述性文档。-Xilinx provides the CAM documentation, including design of small-scale CAM, Verilog source code, and the corresponding documentation. xapp201 review of the document.
<caomeideweidao> 在 2025-06-09 上传 | 大小：586kb | 下载：0

[VHDL编程] data_check_hand_in

说明：一个基于状态机的8位码流检测实现，Verilog语言，在ISE 10.1环境下编译通过。-A state machine-based 8-bit code stream detection to achieve, Verilog language, the ISE 10.1 environment compile.
<李长> 在 2025-06-09 上传 | 大小：72kb | 下载：0

[VHDL编程] FPGAcodeXYZ

说明：c骴igo em FPG para RS232
<eldereng> 在 2025-06-09 上传 | 大小：568kb | 下载：0

[VHDL编程] RISC_SPM

说明：简单risc cpu设计，本人通过书中的代码，又加了一些，已通过仿真。-Risc cpu simple design, I code by the book, but also added some, has been through simulation.
<王迪> 在 2025-06-09 上传 | 大小：121kb | 下载：0