[VHDL编程] Lab6(result)

说明：VHDL的小程序，可实现4bits输入的循环-VHDL small procedures, can enter the cycle 4bits
<都是> 在 2025-06-18 上传 | 大小：446kb | 下载：0

[VHDL编程] Group27_lab5

说明：VHDL的基本门，ram，rom等的实现-VHDL basic door, ram, rom, etc. to achieve
<都是> 在 2025-06-18 上传 | 大小：417kb | 下载：0

[VHDL编程] ep1c12_29_dds

说明：基于周立功SOPC实验开发平台，利用VHDL语言，实现DDS调频-Zhou, who based SOPC experimental development platform, using VHDL language, to achieve DDS FM
<Vincent Zhao> 在 2025-06-18 上传 | 大小：108kb | 下载：0

[VHDL编程] Q8051

说明：A 1T51 core which contain 16 verilog files. this mcu core consiste with standard 51
<艾瑞庭> 在 2025-06-18 上传 | 大小：34kb | 下载：0

[VHDL编程] verilog

说明：无线通信用verilog代码，超全，可用来做基本设计-Verilog code for wireless communications, ultra wide, can be used for basic design
<林涛> 在 2025-06-18 上传 | 大小：196kb | 下载：0

[VHDL编程] ad0809VHDL

说明：ADC0809控制程序，用VHDL语言实现，简单实用，已通过硬件测试-ADC0809 control procedures, using VHDL language, simple and practical, has passed the hardware test
<龙> 在 2025-06-18 上传 | 大小：95kb | 下载：0

[VHDL编程] PipeLine.tar

说明：Verilog实现MIPS五段流水线，22条指令（基本算术、移位和load、store指令），模块化设计，含注释-Verilog realization of five-stage pipeline MIPS 22 instructions (basic arithmetic, shift, and load, store instructions), modular design, with annotations
<czl> 在 2025-06-18 上传 | 大小：2.79mb | 下载：0

[VHDL编程] ARMinstructions.pdf.tar

说明：ARM汇编指令集详解,包括ARM7架构和大部分汇编指令，宛城布衣整理-ARM instruction set Detailed assembly, finishing Wancheng commoner
<czl> 在 2025-06-18 上传 | 大小：968kb | 下载：0

[VHDL编程] MulticlockCPU.tar

说明：verilog hdl实现多周期CPU，按照有限状态己设计，含源码、实验报告和详细vsd电路图-verilog hdl multi-cycle CPU, in accordance with the finite-state has been the design, including source code, test reports and detailed schematic vsd
<czl> 在 2025-06-18 上传 | 大小：18.42mb | 下载：0

[VHDL编程] ff

说明： 简单的网站 一个网站 很简单。 我自己写的。写了一会儿哟-something
<LUke> 在 2025-06-18 上传 | 大小：444kb | 下载：0

[VHDL编程] dds-design

说明：fpga实现dds，实现任意波形输出信，设计代码verilog-dds fpga realization
<cc> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] Luckey

说明：VHDL 频率可变的任意波形发生器-vhdl pinlvketiao renyiboxingfashengqi
<vampire> 在 2025-06-18 上传 | 大小：1kb | 下载：0