[VHDL编程] CPU

说明：多周期CPU设计，使用Verilog HDL语言编程，实现MIPS的指令系统。-CPU design with verilog hdl language.Instructions from MIPS.Something in detial is not perfect.
<Po> 在 2025-06-14 上传 | 大小：5.32mb | 下载：0

[VHDL编程] soccccc

说明：此文主要是基于VERILOG HDL 硬件实现的soc系统，主要功能是实现了基于Intel8051的滤波器系统-This article is based mainly on the soc VERILOG HDL hardware system, the main function is to achieve a filter system based on Intel8051
<zhujie> 在 2025-06-14 上传 | 大小：188kb | 下载：0

[VHDL编程] vhdl

说明：VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。-VHDL language is a high-level language for circuit design. It appeared in the late 80' s. Was originally developed by the U.S. Department of Defense for the U.S. mi
<张静> 在 2025-06-14 上传 | 大小：631kb | 下载：0

[VHDL编程] FHSSTX

说明：Frequency Hopping Spread spectrum...Transmitter section
<Thirumal> 在 2025-06-14 上传 | 大小：8kb | 下载：0

[VHDL编程] XILINXDual-PortBlockMemory

说明：xilinx公司的关于双通道存储器的资料。很好很实用的东西。-xilinx company information on the dual-channel memory. Nice and practical.
<徐小明> 在 2025-06-14 上传 | 大小：167kb | 下载：0

[VHDL编程] mul

说明：multiplier in verilog
<Adeel> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] adc_spartan.tar

说明：Spartan 3E-1600 ADC and AMP control.
<Luzumsuz> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] mizi

说明：在文本编辑器下编写用米字数码管显示自定义的的驱动
<kys> 在 2025-06-14 上传 | 大小：173kb | 下载：0

[VHDL编程] decoder4_16

说明：在文本编辑器下有vhdl语言编写416译码器-In a text editor written in 416 under the decoder vhdl
<kys> 在 2025-06-14 上传 | 大小：53kb | 下载：0

[VHDL编程] ISE_lab14

说明：采用EDA技术，并应用目前广泛应用的VHDL硬件电路描述语言，实现交通灯系统控制 器的设计。掌握使用VHDL语言设计有限状态机的方法。-With EDA technology and application of the widely used hardware descr iption language VHDL, to achieve traffic light system controller design. Master the use of VHDL language desig
<zhangsheng> 在 2025-06-14 上传 | 大小：506kb | 下载：0

[VHDL编程] ISE_lab16

说明：使用VHDL语言设计数字钟。 数字钟由晶振、分频器、计时器、译码器、显示器等组成-Digital clock design using the VHDL language. Digital clock from the crystal oscillator, frequency divider, timer, decoder, display and other components
<zhangsheng> 在 2025-06-14 上传 | 大小：471kb | 下载：0

[VHDL编程] sign_by_unsign_multiplication

说明：sign by unsign and sign by sign multiplication in verilog
<Ali rehman> 在 2025-06-14 上传 | 大小：1kb | 下载：0