资源列表
[VHDL编程] clock
说明:XPS做时钟的配置过程基于EXCD-1开发板,其实是基于xilinx的ISE来开发的,但是开发环境没有这个就这能选VHDL,另外是verilog的,呵呵。希望大家能够真正用上,挺好的“基于ISE的时钟”-XPS to do the configuration process is based on the clock EXCD-1 development board, in fact, is based on the xilinx the ISE to develop, but not the<江源> 在 2025-06-14 上传 | 大小:2.65mb | 下载:0
[VHDL编程] digit_clock
说明:1) 计时计数器用24进制计时器电路。 2) 可手动校时,能清零及分别进行时、分、秒的校正。 3) 可整点报时,扬声器发出时长为1s的信号。 4) 可设置闹钟功能。当计时计到预定时间时,扬声器发出闹铃信号,可控制闹铃时长。 -clock<栋栋> 在 2025-06-14 上传 | 大小:844kb | 下载:0
[VHDL编程] Digital.Circuit.Design.VHDL
说明:数字电路VHDL程序设计Digital Circuit Design VHDL program -Digital Circuit Design VHDL program<goods> 在 2025-06-14 上传 | 大小:2.84mb | 下载:0
[VHDL编程] LampsSequencer
说明:FPGA流水灯实验,VERILOG编写,简单的学习程序-FPGA light water experiments, VERILOG written, simple learning process<小刘> 在 2025-06-14 上传 | 大小:412kb | 下载:0
[VHDL编程] decoder_38_vhdl
说明:FPGA的三八译码器的实现,VHDL编写-FPGA implementation of the March Eighth decoder, VHDL writing<小刘> 在 2025-06-14 上传 | 大小:223kb | 下载:0
[VHDL编程] vlsi_lab_programs
说明:this contains the program on verilog-this contains the program on verilog<Krishna prasad> 在 2025-06-14 上传 | 大小:4kb | 下载:0