[VHDL编程] VHDL-0.1s-Timer

说明：该程序完成了在altera de2 环境下实现0.1s新型计时器，该计时器可以运用于广大体育赛事中，有开关、暂停开始键、复位键。-The program completed the implementation in altera de2 0.1s under the new timer, which can be applied to the majority of sports events, a switch, pause start button, reset button.
<koping> 在 2025-06-22 上传 | 大小：65kb | 下载：0

[VHDL编程] 0.01s-Timer-designed-in-VHDL

说明：该设计方案是用VHDL语言实现0.01s计时器，该方案列出了详细的开发过程和所有源代码，并虽有仿真结果-The design solution is to use VHDL language 0.01s timer, the program lists the detailed development process, and all source code, and although the simulation results
<koping> 在 2025-06-22 上传 | 大小：686kb | 下载：0

[VHDL编程] DE2_SD_Card_Audio

说明：这次演示展示了如何执行关于DE2开发- 70板，其中的音乐文件存储在SD卡和董事会可以播放的音乐文件通过其SD卡音乐播放器 CD质量的音频DAC电路。-This demonstration show how to implement an SD Card Music Player on the DE2-70 board, in which the music files are stored in an SD card and the board can play the music fil
<vincechi> 在 2025-06-22 上传 | 大小：1.42mb | 下载：0

[VHDL编程] alarm

说明：used to create simple alarm system
<elangov> 在 2025-06-22 上传 | 大小：3kb | 下载：0

[VHDL编程] Thsign

说明：基于VerilogHDL的MTM总线主模块有限状态机设计The MTM bus on the main module VerilogHDL finite state machine design-The MTM bus on the main module VerilogHDL finite state machine design
<ben3293> 在 2025-06-22 上传 | 大小：538kb | 下载：0

[VHDL编程] Altera_Cyclone_III

说明：Protel99库 Altera_Cyclone_-Protel99 Library Altera_Cyclone_III
<lyy> 在 2025-06-22 上传 | 大小：70kb | 下载：0

[VHDL编程] Altera_EPCS_Configuration_Device

说明：Protel99库Altera_EPCS_Configuration_Device-Protel99 Library Altera_EPCS_Configuration_Device
<lyy> 在 2025-06-22 上传 | 大小：4kb | 下载：0

[VHDL编程] Reusabstem

说明：基于FPGA的可重用的VXI系统的设计Reusable FPGA-based VXI System-Reusable FPGA-based VXI System
<car1850> 在 2025-06-22 上传 | 大小：797kb | 下载：0

[VHDL编程] FPGAystem

说明：基于FPGA和ARM的数字存储示波器控制系统的设计FPGA and ARM-based digital storage oscilloscope Control System-FPGA and ARM-based digital storage oscilloscope Control System
<car1850> 在 2025-06-22 上传 | 大小：504kb | 下载：0

[VHDL编程] DDS-baseenerator

说明：基于DDS的多模信号发生器设计DDS-based design of multi-mode signal generator-DDS-based design of multi-mode signal generator
<dick1815> 在 2025-06-22 上传 | 大小：991kb | 下载：0

[VHDL编程] taxi-money

说明：使用verilog编写，实现出租车计价器得日常计费功能-Prepared using verilog achieve Taximeter daily accounting functions have
<陈凡> 在 2025-06-22 上传 | 大小：2.85mb | 下载：0

[VHDL编程] FPGA-basign

说明：基于FPGA的DMD驱动控制电路的研究设计FPGA-based drive control circuit of DMD Design-FPGA-based drive control circuit of DMD Design
<dick1815> 在 2025-06-22 上传 | 大小：1.35mb | 下载：0