[VHDL编程] CPU-design

说明：使用VHDL语言开发的CPU硬布线设计，在实验电路可以使用加法，和减法与或等简单操作-CPU using VHDL language development of hard-wired design, the circuit can be used in the experimental addition, and subtraction or other simple operations with
<Han li> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] vga_lcd_latest.tar

说明：vga code with descr iption in verilog
<adeel akram> 在 2025-06-16 上传 | 大小：1.71mb | 下载：0

[VHDL编程] jiafa

说明：vhdl的加法计算，用于初学者熟悉vhdl语言-for the newers to get familier with vhdl
<无敌> 在 2025-06-16 上传 | 大小：207kb | 下载：0

[VHDL编程] parite

说明：decode VHDL parite You can decode a parite on x bytes
<chibou> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Crack_QII_10.1_Windows

说明：quartus 10.1破解文件 内部人员用-quartus 10.1 crack file with internal staff
<wang> 在 2025-06-16 上传 | 大小：27kb | 下载：0

[VHDL编程] LCD

说明：基于altera cyclone3芯片，quartus软件lcd显示-lcd display
<aaa> 在 2025-06-16 上传 | 大小：1.4mb | 下载：0

[VHDL编程] analog.c

说明：jfwletjwevmyrejemrukrk iptyik 67koi
<Joe> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：Verilog 教程，简单易学，通俗易懂，很值得推荐的，实验室用的，愿与大家分享-Verilog tutorial, easy to learn, easy to understand, it is recommended, laboratory, and is willing to share with you
<chenli> 在 2025-06-16 上传 | 大小：2.79mb | 下载：0

[VHDL编程] vhdl

说明：是VHDL的资料，很不错的代码，原创的。-VHDL data is very good code, and original.
<donglike> 在 2025-06-16 上传 | 大小：228kb | 下载：0

[VHDL编程] multiplieur8

说明：8 bits classique multiplieur
<kaream> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] aditionanticip

说明：Additionneur 16 bits avec calcul anticipé des retenues
<kaream> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] QuadratureCounter

说明：gdf example for Quadrature Encoder Counter
<Laskowy> 在 2025-06-16 上传 | 大小：5kb | 下载：0