[VHDL编程] dds

说明：DDS数字式频率合成器 利用VERILOG实现，有modelsim仿真图-DDS digital frequency synthesizer using VERILOG realization, modelsim simulation diagram
<> 在 2025-06-16 上传 | 大小：374kb | 下载：0

[VHDL编程] DDRSDRAM_controller

说明：ddr sdram控制器，lattice器件的参考设计，比较详细-ddr sdram controller, lattice components of the reference design, very detailed
<> 在 2025-06-16 上传 | 大小：677kb | 下载：0

[VHDL编程] iir

说明：基于verilog HDL的IIR数字滤波器的实现-Verilog HDL-based implementation of the IIR digital filter
<> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[VHDL编程] good

说明：i am a vlsi verilog enginner
<karthi> 在 2025-06-16 上传 | 大小：256kb | 下载：0

[VHDL编程] verilog-Design

说明：英文的verilog设计手册，内容详尽，专业-Verilog design manual in English, detailed, professional
<> 在 2025-06-16 上传 | 大小：1.38mb | 下载：0

[VHDL编程] spi_verilog

说明：SPI protocol using veilog HDL
<kang> 在 2025-06-16 上传 | 大小：6kb | 下载：0

[VHDL编程] AS2830

说明：学习FPGA如何使用电源,电源变换包括IO/核/辅助电源-Learn how to use FPGA power, power conversion, including IO/Core/Auxiliary Power
<John Katy> 在 2025-06-16 上传 | 大小：140kb | 下载：0

[VHDL编程] Freq_50Mhz_to_1Hz

说明：Divide frequency from 50 Mhz to 1 Hz
<wuddy sa> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] usb_fpga_programmer

说明：FPGA programmer with PIC18F4550 on USB
<> 在 2025-06-16 上传 | 大小：1.41mb | 下载：0

[VHDL编程] trunk

说明：定点算法实现的FFT基-4 ＩＰ核源代码，文件使用的ＴＸＴ格式，方便大家阅读，复制到ＩＳＥ中即可仿真综合-Fixed-point algorithm of the FFT-based-4 IP core source code, use the TXT file format to enable easy reading, can be copied to the ISE in the integrated simulation
<Jack> 在 2025-06-16 上传 | 大小：109kb | 下载：0

[VHDL编程] small-programs-using-verilog

说明：148个用verilog编写的小程序，易于初学者学习，部分代码还有testbench-148 small programs written using verilog, easy for beginners to learn, there are some code testbench
<宋利川> 在 2025-06-16 上传 | 大小：37kb | 下载：0

[VHDL编程] 8CPU

说明：指令寄存器：在触发时钟的正沿触发下，寄存器将数据总线送来的指令存入寄存器； 累加器用于存放当前的结果，它也是双目运算的一个数据来源； 算术逻辑运算单元根据输入的8种不同操作码实现相应的加、与、异或、或等8种基本操作运算； 状态控制器实际上就是一个状态机，它是CPU的控制核心，用于产生一系列的控制信号，启动或停止某些部件。CPU何时进行读指令、读写I/O端口、对ROM数据的读取等操作，都是由状态机来控制的； -Instruction Register: The trigger is
<王金> 在 2025-06-16 上传 | 大小：24kb | 下载：0