[VHDL编程] ff_const_mul

说明：常系数有限域乘法器，verilog DHL源码-Constant coefficient finite field multiplier, verilog DHL source
<韩卫平> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] xilinxtestbench

说明：适合编程开发人员阅读，xilinx编程测试文档编写指导-Programming for developers to read, xilinx programming and writing test guide
<韩卫平> 在 2025-06-16 上传 | 大小：193kb | 下载：0

[VHDL编程] iic_verilog

说明：iic 程序 用verilog语言编写，可以直接使用-iic program using verilog language, can be used directly
<weizuox> 在 2025-06-16 上传 | 大小：88kb | 下载：0

[VHDL编程] rstk.tar

说明：Polynomial solver. This VHDL package synthesizes to a FPGA implementation for a polynomial solver.
<fnts> 在 2025-06-16 上传 | 大小：180kb | 下载：0

[VHDL编程] gtkwave-3.3.19.tar

说明：plesae fint the information
<saravanan> 在 2025-06-16 上传 | 大小：3.13mb | 下载：0

[VHDL编程] S1_38yima

说明：可直接用于altera FPGA EP1C12仿真和下载使用 1、本程序模仿3/8译码器的功能 2、由拨码开关输入，led输出。-Can be directly used for simulation in altera FPGA EP1C12 1 3/8 decoder function 2 DIP switch input, led output.
<myrk> 在 2025-06-16 上传 | 大小：106kb | 下载：0

[VHDL编程] S2_div

说明：1、时钟分频，可以观看仿真波形 2、可以添加到硬件逻辑分析仪中观看波形-1, clock frequency divide, you can watch the simulation waveform 2, can be added to the hardware logic analyzer for waveform viewing
<myrk> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] S3_WAVE

说明：1、模拟正弦函数发生器 2、可使用逻辑分析仪查看波形 -1, analog sine function generator 2，logic analyzer can be used to view the waveform
<myrk> 在 2025-06-16 上传 | 大小：6kb | 下载：0

[VHDL编程] S4_LCD_V

说明：1、实现lcd显示的功能，基于alera FPGA EP1C12 2、可以显示预先定义好的数据-1, lcd display, based on alera FPGA EP1C12 2, pre-defined data can be displayed
<myrk> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] S5_UART

说明：1 基于altera FPGA EP1C12 实现UART传输功能-1 UART transmission function Based on altera FPGA EP1C12
<myrk> 在 2025-06-16 上传 | 大小：95kb | 下载：0

[VHDL编程] LIP6421CORE_video_decoder

说明：Video decoder verilog source code
<jc> 在 2025-06-16 上传 | 大小：12.09mb | 下载：0

[VHDL编程] ADcaiyang

说明：通过vhdl语言来实现ad的数据采集预处理-Vhdl language ad by the data acquisition to achieve pre-
<张哈> 在 2025-06-16 上传 | 大小：290kb | 下载：0