[VHDL编程] final

说明：This Source is Verilog Coding. Made in Altera Quartus 9.0 Service Pack 3. Important, I know not used board.
<SongJiYoon> 在 2025-06-17 上传 | 大小：129kb | 下载：0

[VHDL编程] CRC

说明：对26比特的帧结构进行6比特的CRC处理，输出26+6=32的帧结构。VHDL代码实现-26 bits of the fr a me structure of 6-bit CRC processing, output 26+6 = 32 fr a me structure. VHDL code
<杨胜丰> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] INTERLEAVER

说明：1/3,k=9的卷积码VHDL实现,在xilinx ise上仿真成功。-1/3, k = 9 convolutional code VHDL implementation of the simulation in the xilinx ise success.
<杨胜丰> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] netAD0809

说明：verilog描述的AD转换，简要的描述的AD转换的过程-verilog descr iption of AD
<李渊> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] DF2C8_15_DAC

说明：D/A 驱动程序,数模转换DAC TLC5620 -The driver of D/A.
<王五> 在 2025-06-17 上传 | 大小：514kb | 下载：0

[VHDL编程] Source

说明：FPGA 上的嵌入式系统设计实例,spartan-3e-FPGA, embedded system design example, spartan-3e
<lifeng> 在 2025-06-17 上传 | 大小：6kb | 下载：0

[VHDL编程] DSSS-Receiver-Sample

说明：FPGA 上的嵌入式系统设计实例,spartan-3e
<lifeng> 在 2025-06-17 上传 | 大小：355kb | 下载：0

[VHDL编程] All-digital-PSK-Sample

说明：FPGA 上的嵌入式系统设计实例，SPARTEN-3E-FPGA, embedded system design example, SPARTEN-3E
<lifeng> 在 2025-06-17 上传 | 大小：648kb | 下载：0

[VHDL编程] Asynchronous-communication-examples

说明：FPGA 上的嵌入式系统设计实例，SPARTEN-3E-FPGA, embedded system design example, SPARTEN-3E
<lifeng> 在 2025-06-17 上传 | 大小：223kb | 下载：0

[VHDL编程] pingpangqiu

说明：
<张继> 在 2025-06-17 上传 | 大小：540kb | 下载：0

[VHDL编程] datasheet

说明：Implementing the Radix-4 Decimation in Frequency (DIF) Fast Fourier Transform (FFT) Algorithm Using a TMS320C80 DSP
<seojinwon> 在 2025-06-17 上传 | 大小：147kb | 下载：0

[VHDL编程] etd-0902105-183321

说明：WAVELET-BASED SPEECH ENHANCEMENT SYSTEM
<seojinwon> 在 2025-06-17 上传 | 大小：5.31mb | 下载：0