[VHDL编程] verilogfile

说明：现有16 位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位，并且将输入的数据data_in 作为寄存器的最低位，寄存器原来的最高位将被丢弃。要求每个周期实时输出该16 位寄存器对7 求余的余数data_out[3:0]。-16-bit mod-7 divider.
<James> 在 2025-06-17 上传 | 大小：702kb | 下载：0

[VHDL编程] Verilog-Digital-System-Design

说明：Verilog数字系统设计——RTL综合.测试平台与验证 书中的所有源代码-Verilog Digital System Design- RTL synthesis. Test and verification platform for all the source code for the book
<鲁智深> 在 2025-06-17 上传 | 大小：8.48mb | 下载：0

[VHDL编程] -FPGA-digital-processor

说明：基于FPGA的数字视频信号处理器设计，用与出路各种不同数字信号-The digital video signal based on FPGA, with processor design way out various digital signals
<舍得> 在 2025-06-17 上传 | 大小：144kb | 下载：0

[VHDL编程] Combinational_Testing

说明：testing details for VLSI based digital ic
<kkkk> 在 2025-06-17 上传 | 大小：91kb | 下载：0

[VHDL编程] FPGA

说明：basic architechture of fpga.
<kkkk> 在 2025-06-17 上传 | 大小：192kb | 下载：0

[VHDL编程] iir1

说明：实现iir滤波器的设计，代码比较前面，只要是正当ti公司的tms54x开发。-Implement iir filter design, code compare the front, as long as proper ti' s tms54x development.
<张军> 在 2025-06-17 上传 | 大小：7kb | 下载：0

[VHDL编程] 1234

说明：光纤技术经典书籍，主要内容为非线性光纤技术基础及应用-Optical fiber technology classic books, mainly non-linear optical technology infrastructure and applications
<wty> 在 2025-06-17 上传 | 大小：6.78mb | 下载：0

[VHDL编程] int_div

说明：这是流水灯的分频程序，可能不是很完善，欢迎大家下载。-This is the light frequency water program, may not be perfect, welcome to download.
<dys> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] sign

说明：FPGA实现序列发生器，用MEALY状态机实现-failed to translate
<葛运升> 在 2025-06-17 上传 | 大小：728kb | 下载：0

[VHDL编程] pll

说明：运用MegaWizard工具直接生成PLL模块，并用modelsim进行仿真。-failed to translate
<葛运升> 在 2025-06-17 上传 | 大小：332kb | 下载：0

[VHDL编程] shrot

说明：桶形移位寄存器设计,8位的筒形移位寄存器，可以在1个时钟周期内将数据右移任意指定位数。-failed to translate
<葛运升> 在 2025-06-17 上传 | 大小：401kb | 下载：0

[VHDL编程] Altera-FPGA_CPLD-design

说明：Altera FPGA_CPLD设计 高级篇-Altera FPGA_CPLD advanced part design
<崔雪楠> 在 2025-06-17 上传 | 大小：20.39mb | 下载：0