[VHDL编程] counter

说明：计数器，使用VHDL语言编写的数字电路模块，他的功能是完成任意模的计数-Counter, using the VHDL language in the digital circuit modules, whose function is to count any mode
<郑> 在 2025-11-22 上传 | 大小：416kb | 下载：0

[VHDL编程] Verilog-HDL-jiaocheng

说明：verilog 教程，里边有很多个verilog学习方面的教程，有开发板自带的一些，还有些是本人自己收集整理的，很实用，也适合FPGA爱好者，很不错。-verilog tutorials inside many a verilog tutorial learning, development board comes with some, and some is my own collated, it is practical, but also for FPGA enthusiasts, ver
<xhl> 在 2025-11-22 上传 | 大小：25.45mb | 下载：0

[VHDL编程] 1024FFT-verilog-hdl

说明：基于spartan 3e 的IFFT算法verilog HDL程序-Based on the verilog 3e Spartan IFFT algorithm of HDL program
<caizhixiang> 在 2025-11-22 上传 | 大小：427kb | 下载：0

[VHDL编程] VerilogHDLbySamirPalnitkar-2e

说明：A very handy book for Verilog beginners and practitioners.
<Humayun> 在 2025-11-22 上传 | 大小：1.64mb | 下载：0

[VHDL编程] Memory

说明：存储器设计，可以实现读和写，是用的图和代码结合的形式-Memory design, can read and write, is used in combination in the form of diagrams and code
<辛晓霞> 在 2025-11-22 上传 | 大小：434kb | 下载：0

[VHDL编程] xyj

说明：洗衣机系统，二极管十进制显示倒数时间，流程，注水，洗衣，排水-Washing system, the diode decimal display the countdown time, process, water, laundry, drainage, etc.
<辛晓霞> 在 2025-11-22 上传 | 大小：814kb | 下载：0

[VHDL编程] fdivision

说明：实现2分频，4分频，8分频，64分频的多分频器-an frequency points which can realize 2 points frequency, 4 points frequency, 8 points frequency and 64 points frequency
<卢> 在 2025-11-22 上传 | 大小：29kb | 下载：0

[VHDL编程] compare

说明：实现数值大小比较器,通过判断之后输出最大值。-achieve numerical size camparators
<卢> 在 2025-11-22 上传 | 大小：49kb | 下载：0

[VHDL编程] modelsim-installation

说明：modelsim的安装指导,以及简单的介绍modelsim的使用-Modelsim installation supervision, and the simply introduc the use of modelsim
<卢> 在 2025-11-22 上传 | 大小：685kb | 下载：0

[VHDL编程] digtal_clock

说明：基于FPGA的24时制数字电子钟，设置时间，实现整点报时和闹钟功能。-FPGA-based 24-hour digital clock, set time, bring the whole point timekeeping and alarm functions.
<ben> 在 2025-11-22 上传 | 大小：400kb | 下载：0

[VHDL编程] furute.tar

说明：Reconf FFT System Top Module, Nothing special
<sosadsosadsosad> 在 2025-11-22 上传 | 大小：956kb | 下载：0

[VHDL编程] adjust_clock

说明：可调时钟，4个按键调整小时，分，秒，verilog语言。包括测试程序-Adjustable clock, verilog language
<梁世成> 在 2025-11-22 上传 | 大小：644kb | 下载：0