[VHDL编程] quad-responder

说明：四路抢答器，可供四名选手参加比赛的智力竞赛抢答。选手按下按键后，其他选手按下无效，同时对应的指示灯亮，蜂鸣器发出音响。由主持人控制指示灯和蜂鸣器复位。-Quad Responder, for four players to participate in quiz competition Responder. Press the key players, other players press the invalid, while the corresponding indicator light
<ben> 在 2025-11-22 上传 | 大小：66kb | 下载：0

[VHDL编程] mul_ser12

说明：本源码是用Verilog编写的12位移位相加乘法器的设计源码，开发软件为MAX+PLUS，已经测试通过。-The Verilog source code is written in the sum of 12-bit shift multiplier design source code, developing software for the MAX+ PLUS, has been tested.
<Aaran> 在 2025-11-22 上传 | 大小：298kb | 下载：0

[VHDL编程] 8bit-Shift-and-Adder--multiplier

说明：8位乘法器，经移位相加算法来实现的，用的VHDL语言-8-bit multiplier, adding the algorithm to realize the shift of
<Aaran> 在 2025-11-22 上传 | 大小：571kb | 下载：0

[VHDL编程] Char5-basic-arithmetic-logic-models

说明：夏宇闻著作：从算法设计到硬线逻辑的实现,CHAR5：基本运算逻辑和它们的Verilog_HDL模型-XIA Wen works: from algorithm design to hard wire logic implementation, CHAR5: basic arithmetic logic models and their Verilog_HDL
<Aaran> 在 2025-11-22 上传 | 大小：211kb | 下载：0

[VHDL编程] Foreign-example-of-Verilog

说明：很难找到的国外经典Verilog代码例子，希望对大家有帮助-Difficult to find foreign classic Verilog code examples, we hope to help
<Aaran> 在 2025-11-22 上传 | 大小：31kb | 下载：0

[VHDL编程] romPlcd1602

说明：用verilog hdl实现从fpga内部rom中读取数据在lcd1602上显示-The data in the fpga rom is read out and shown in lcd1602 by verilog hdl
<sxy> 在 2025-11-22 上传 | 大小：3kb | 下载：0

[VHDL编程] manual

说明：it explains the basic and imporant vhdl programs. it contains SPICE programs also.
<nishamani> 在 2025-11-22 上传 | 大小：791kb | 下载：0

[VHDL编程] singt

说明：在EP2C35上用VHDL语言编程实现的正弦波形发生器-VHDL language used in the EP2C35 programming on the sine wave generator
<sxy> 在 2025-11-22 上传 | 大小：1.55mb | 下载：0

[VHDL编程] cs16

说明：performance enhanced delay modelled multiplier accumulator
<MOORTHY> 在 2025-11-22 上传 | 大小：458kb | 下载：0

[VHDL编程] happy

说明：歌曲《祝你生日快乐》的简谱！自己定义的宏定义！音调基本差不多！-Song " Happy Birthday to You," the notation! Own custom macros! Tone of almost all the same!
<红午> 在 2025-11-22 上传 | 大小：798kb | 下载：0

[VHDL编程] cnt10

说明：用八段数码管管显示十进制数，使用的是VHDL语言-Eight out of digital tube display with a decimal number, using the VHDL language
<杨云乔> 在 2025-11-22 上传 | 大小：41kb | 下载：0

[VHDL编程] Notification-for-Admission-to-Ph.D.-a-ME-(PT-FT)-

说明：vhdl veri language for high density
<pmv> 在 2025-11-22 上传 | 大小：91kb | 下载：0