资源列表

« 1 2 ... .80 .81 .82 .83 .84 2085.86 .87 .88 .89 .90 ... 4310 »

[VHDL编程16-I2Creadwrite

说明:采用EPM1278CPLD,通过verilog语言实现I² C接口的读写-By EPM1278CPLD, through the verilog language to read and write I ² C interface
<王东升> 在 2025-06-15 上传 | 大小:507kb | 下载:0

[VHDL编程19-VGA

说明:采用EMP1278CPLD,通过verilog语言实现VGA接口的通信-By EMP1278CPLD, VGA interface, through the verilog language of communication
<王东升> 在 2025-06-15 上传 | 大小:265kb | 下载:0

[VHDL编程20-SPI

说明:采用EPM1278CPLD,通过verilog语言实现SPI接口的通信-By EPM1278CPLD, through the SPI interface verilog language communication
<王东升> 在 2025-06-15 上传 | 大小:611kb | 下载:0

[VHDL编程dds-example

说明:Test ADC 1407 and DAC 2604
<PAM1234567> 在 2025-06-15 上传 | 大小:667kb | 下载:0

[VHDL编程verilog-

说明:VERILOG learn how to write
<王虎> 在 2025-06-15 上传 | 大小:260kb | 下载:0

[VHDL编程add1

说明:可实现输入的2个一位十进制数的加、减运算。要求:输入提供十个数字键,先转化为8421码,再运算,输入的数据和输出结果都要以七段显示译码器显示出来(仿真波形)。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal addition, subtraction operations. Requirements: Enter the ten numeric keys provided, the first transfo
<weight> 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程add

说明:另一个可实现输入的2个一位十进制数的加、减运算。要求:输入提供十个数字键,先转化为8421码,再运算,输入的数据和输出结果都要以七段显示译码器显示出来(仿真波形)。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Another may be the input of the two one decimal addition, subtraction operations. Requirements: Enter the ten numeric keys provided, the f
<weight> 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程mul

说明:可实现输入的2个一位十进制数的乘法运算。要求:输入提供十个数字键,先转化为8421码,再运算,输入的数据和输出结果都要以七段显示译码器显示出来(仿真波形)。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal multiplication. Requirements: Enter the ten numeric keys provided, the first transformed into 8,421 yar
<weight> 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程mul2

说明:可实现输入的2个一位十进制数的乘法运算。要求:输入提供十个数字键,先转化为8421码,再运算,输入的数据和输出结果都要以七段显示译码器显示出来(仿真波形)。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal multiplication. Requirements: Enter the ten numeric keys provided, the first transformed into 8,421 yar
<weight> 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程sub

说明:可实现输入的2个一位十进制数的减运算。要求:输入提供十个数字键,先转化为8421码,再运算,输入的数据和输出结果都要以七段显示译码器显示出来(仿真波形)。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal reduction operations. Requirements: Enter the ten numeric keys provided, the first transformed into 8,42
<weight> 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程segment

说明:设计一个运算器,可实现输入的2个一位十进制数的加、减运算。要求:输入提供十个数字键,先转化为8421码,再运算,输入的数据和输出结果都要以七段显示译码器显示出来(仿真波形)。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。小孟浩搜索不到吧-Design a calculator, can be one of the input of two decimal addition, subtraction operations. Requirements: Enter the ten num
<weight> 在 2025-06-15 上传 | 大小:1kb | 下载:0

[VHDL编程Digital_freq_meter

说明:数字频率计,具有量程选择按键,超量程报警,采用三位数码管分时扫描显示,频率范围0~10Khz-Digital frequency meter, with the range selection button, over range alarm, using three time-scan digital display, the frequency range 0 ~ 10Khz
<张松松> 在 2025-06-15 上传 | 大小:1.96mb | 下载:0
« 1 2 ... .80 .81 .82 .83 .84 2085.86 .87 .88 .89 .90 ... 4310 »

源码中国 www.ymcn.org