[VHDL编程] FIR-using-bit-serial

说明：用bit serial方法设计来有限长冲击响应滤波器，并用FPGA实现验证-Designed to use bit serial finite impulse response filter, and verify with the FPGA implementation
<hui> 在 2025-06-06 上传 | 大小：62kb | 下载：0

[VHDL编程] VerilogPHDL

说明：Verilog+HDL程序设计实例详解10-13.rar，是学习velilog语言的好材料-Verilog+ HDL programming examples Detailed 10-13.rar, is a good material for language learning velilog
<zhouqing> 在 2025-06-06 上传 | 大小：11.54mb | 下载：0

[VHDL编程] isp-rs232

说明：用RS232接口传输的数据到计算机终端机上 -RS232 interface, with data transmitted to a computer terminal
<Duan> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] aa

说明：簡易的七段猜數字，先設定所猜數字後，按下a鍵輸入，開始猜數字，每輸入兩數字後，按下a鍵確認，更新上下限。-Simple seven-segment number guessing, first set the number guessing, and then press a key to enter the start number guessing, each of the two digital input, press a button to confirm, update the up
<楊承翰> 在 2025-06-06 上传 | 大小：642kb | 下载：0

[VHDL编程] vhdlclock

说明：数字钟的实现，包括报时，校时，清零，闹钟等功能，内附源文件电路图跟源代码。-This is a digital clock to achieve the VHDL. Using eight digital tube display!- Adjustable alarm can be school.
<linpy> 在 2025-06-06 上传 | 大小：90kb | 下载：0

[VHDL编程] clk

说明：这是一个数字秒表的设计。几时周期为0.01s-1h。带有计数器的清零端，还有一个秒表的计时起止控制开关，最后计时信息显示在数码管上。-This is a digital stopwatch design. When a period of 0.01s-1h. Cleared with the end of the counter, and a stopwatch start and end time-control switch, the last time the information di
<linpy> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] YMQ

说明：这是一个交通灯控制器。控制十字路口两条道路上的红绿等，从而智慧车辆和行人安全通行。-This is a traffic light controller. Control of red and green on the crossroads of two roads, so as the wisdom of vehicles and pedestrians safe passage.
<linpy> 在 2025-06-06 上传 | 大小：5kb | 下载：0

[VHDL编程] securite

说明：这是一个电梯控制系统。实现三层电梯控制器，并记忆内有的所有请求信号，并按照电梯运行规则一次响应。-This is an elevator control system. To achieve three elevator controller, and memory of all requests within some signal, and a response in accordance with the operating rules of the elevator.
<linpy> 在 2025-06-06 上传 | 大小：101kb | 下载：0

[VHDL编程] tone.

说明：这是一个八音盒数字系统。里面包括八音盒的自动演奏模块，数控分频模块，音节发生器，还有整体描述。-This is a music box digital system. Which includes an automatic music box playing the module, CNC frequency module, the syllable generator, as well as the overall descr iption.
<linpy> 在 2025-06-06 上传 | 大小：224kb | 下载：0

[VHDL编程] Sine-Wave-Generator-AD5618

说明：正弦信号发生器10位数据宽度的，测试通过的，DA位AD5618-Sine Wave Generator 10-bit data width, the test adopted, DA-bit AD5618
<傅春> 在 2025-06-06 上传 | 大小：561kb | 下载：0

[VHDL编程] dcf089f8-85a5-44b9-98d9-e667ba564784

说明：除法器能够做除法运算能够做除法运算 除法器能够做除法运算能够做除法运算-Divider can do can do division division
<zz> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] HDB3_CODER

说明：HDB3 verilog 编码模块 基于ISE10.1的HDB3编码模块实现。-HDB3 verilog ISE10.1
<twieain> 在 2025-06-06 上传 | 大小：187kb | 下载：0